PFD /의 CP에서 죽은 채로 영역을 최적화

당신은 당신이 그들을 올릴까요?이 문제에 대해 더 많은 자원이있는 경우 감사가이 신문에 많이 물어 보는 제가 보이나요?! 미리 감사드립니다
 
내가 반드시 그것을 할 것이다, 내 서류를 통해 searcvh해야합니다. 안부 amarnath
 
[인용] 쿠오 - Hsing 쳉, Tse - 후아힌 야오, 수련 - 유 지앙과 웨이 - 빈 양 : ". 낮은 지터 PLL을위한 차이 감지기", 전자 회로와 시스템, 2001.ICECS 2001.The 여덟째의 IEEE 국제 컨퍼런스에 , 볼륨 : 1, 2001, 폴리 프로필렌 43-46 vol.1. [/ 인용]은이 종이가 제가 didnot는 웹상에서 그것을 발견하거나 내가 사전에 그것을, 감사 얻을 수있는 곳에서 말해줘 업로드할 수있다면 ..
 
당신은 당신이 그들을 올릴까요?이 문제에 대해 더 많은 자원이있는 경우 감사가이 신문에 많이 물어 보는 제가 보이나요?! 미리 감사드립니다
 
내가 반드시 그것을 할 것이다, 내 서류를 통해 searcvh해야합니다. 안부 amarnath
 
위상 검출기의 기본 구성은 모두가 퇴근 후 초기 상태로 모두를 복원하는 의견이 D - 타입 슬리퍼가 포함되어 있습니다. 피드백 경로에 지연 역시 플립플롭 따라서 전류 소스가 켜져 있는지 최소한의 시간을 설정, 클럭 상태에있는 최소한의 시간을 설정합니다. 지연은 모두 현재의 소스가 먼저 그들이 해제되기 전에에 완벽하게 설정되어 있는지 확보에 선택되어 있습니다. 위상 검출기는 위상 검출기에 두 개의 입력 신호 사이의 작은 위상 오류 (또는 시간 차이)에 제대로 응답하지 않습니다 의하여이 기능은 죽은 밴드를 제거하는 것이 필요합니다. 따라서 deadband 문제를 해결할 수있는 피드백 경로에 지연을 추가.
 
1. PFD의 리셋 신호 시간 지연이 충분히 필요합니다. 2. 의 지연 시간을 / DN을 최소화합니다. 3. 소스의 설치 시간을 최소화 / 전류 싱크. 4. 소스 / 싱크의 / 누설 불일치를 최소화합니다. 5. 지연 시간은 minimzed해야 큰 펄스 폭 증가 박차 것입니다.
 
1. PFD의 리셋 신호 시간 지연이 충분히 필요합니다. 2. 의 지연 시간을 / DN을 최소화합니다. 3. 소스의 설치 시간을 최소화 / 전류 싱크. 4. 소스 / 싱크의 / 누설 불일치를 최소화합니다. 5. 지연 시간은 minimzed해야 큰 펄스 폭 증가 박차 것입니다.
 
데드존를 피하려면 우리는 오래 재설정 시간이 필요, 우리는 다시 시간을 줄일 필요가 충전 펌프 현재의 불일치 효과가 감소합니다. 그럼, "최적"요점을 파악하는 방법은? 어떻게 많은 최소 리셋 시간 (순서 DZ을 피하기 위해) 얼마나 알아?
 
데드존를 피하려면 우리는 오래 재설정 시간이 필요, 우리는 다시 시간을 줄일 필요가 충전 펌프 현재의 불일치 효과가 감소합니다. 그럼, "최적"요점을 파악하는 방법은? 어떻게 많은 최소 리셋 시간 (순서 DZ을 피하기 위해) 얼마나 알아?
 
당신은 시그마 - 델타 기반 PLL을 가지고 있었던가?
 
당신은 시그마 - 델타 기반 PLL을 가지고 있었던가?
 
[= xusoso 견적; 241741] 위상 검출기의 기본 구성이 둘 모두가 퇴근 후 초기 상태로 모두를 복원하는 의견이 D - 타입 슬리퍼가 포함되어 있습니다. 피드백 경로에 지연 역시 플립플롭 따라서 전류 소스가 켜져 있는지 최소한의 시간을 설정, 클럭 상태에있는 최소한의 시간을 설정합니다. 지연은 모두 현재의 소스가 먼저 그들이 해제되기 전에에 완벽하게 설정되어 있는지 확보에 선택되어 있습니다. 위상 검출기는 위상 검출기에 두 개의 입력 신호 사이의 작은 위상 오류 (또는 시간 차이)에 제대로 응답하지 않습니다 의하여이 기능은 죽은 밴드를 제거하는 것이 필요합니다. 따라서 deadband 문제를 해결할 수있는 피드백 경로에 지연을 추가. [/ 견적]을 모든 다이어그램을 언급했듯이 피드백 경로에 지연을 삽입하려면 어디에? 이러한 지연은 레퍼런스 클럭 및 입력 클럭과 DLL을 사이에 지연 시간을 줄이는 데 도움이 되나요?
 
[= xusoso 견적; 241741] 위상 검출기의 기본 구성이 둘 모두가 퇴근 후 초기 상태로 모두를 복원하는 의견이 D - 타입 슬리퍼가 포함되어 있습니다. 피드백 경로에 지연 역시 플립플롭 따라서 전류 소스가 켜져 있는지 최소한의 시간을 설정, 클럭 상태에있는 최소한의 시간을 설정합니다. 지연은 모두 현재의 소스가 먼저 그들이 해제되기 전에에 완벽하게 설정되어 있는지 확보에 선택되어 있습니다. 위상 검출기는 위상 검출기에 두 개의 입력 신호 사이의 작은 위상 오류 (또는 시간 차이)에 제대로 응답하지 않습니다 의하여이 기능은 죽은 밴드를 제거하는 것이 필요합니다. 따라서 deadband 문제를 해결할 수있는 피드백 경로에 지연을 추가. [/ 견적]을 모든 다이어그램을 언급했듯이 피드백 경로에 지연을 삽입하려면 어디에? 이러한 지연은 레퍼런스 클럭 및 입력 클럭과 DLL을 사이에 지연 시간을 줄이는 데 도움이 되나요?
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top