FPGA 설계의 EDIF 파일의 목적

[shaiko]

FPGA 설계의 EDIF 파일의 목적은 무엇인가?

 

[fpgadsgnr]

EDIF 파일은 합성 도구 (Synplify 프로 같은)에 의해 생성하고 원하는 로직을 구현하기 위해 다른 FPGA 자원의 연결에 대한 모든 정보를 포함합니다 벤더 중립적인 PnR 네트리스트 파일입니다. 장소 및 난봉꾼 도구는 물리적 제약 파일 (IO 핀 및 타이밍 제약에 대한 정보를 포함) 이외에이 파일을 받아와 장소 및 경로 않습니다. 다음 링크에서 자료를 더욱 의심을 명확히합니다 고마워, FPGA

 

[shaiko]

그러니까 ...이 파일에 대한 정보를 저장 FPGA 자원을 연결하는 방법 . 정확한 자료를 사용하는 지적 다른 파일이 있나요?

 

[fpgadsgnr]

EDIF 파일 자체는 합성 후 자원뿐만 아니라 그들의 연결 (단순히 기술보기에서 보는 무엇이든)에 대한 정보가 포함되어 있습니다. 특히 FPGA에서 사용 가능한 정확한 자원의 정의는 합성 도구의 구성 요소 라이브러리를 통해 제공됩니다.

 

[shaiko]

그럼 ... EDIF 파일은 닫힌 소스의 IP 코어를 사용하기 위해 필요한 모든인가요?

 

[fpgadsgnr]

예 .. 어느 정도하지만 EDIF 파일의 형식은 벤더 독립적이지만 합성 도구를 만드는 데 그 FPGA의 구성 요소 라이브러리를 사용하지만 때문에 특히 FPGA에만있을 수 있습니다.

 

[shaiko]

fpgadsgnr, 당신은 Actel의 장치 및 Libero IDE의 경험이 있나요?

 

[fpgadsgnr]

Shaiko, 나는 대부분의 다른 FPGAs 작업, 자일링스 장치에 일한 많은 차이를 만들 수 없습니다. 나는 또한 http://learnfpga.blogspot.in/2012/06/coding-styles-for-different-ram_30.html 을 FPGA 및 관련 자습서를 작성중, 그들이 유용하면됩니다 확인 또한 앞으로 더 추가됩니다. 고마워, Fpgadsgnr