A 클래스 - Huijsing의 opamp 이론 및 설계에서 AB를 출력

[Guest]

,

Huijsing의 이론 및 설계에
opamp 그림 5.3.18 페이지 155,,그는이 일반 - 증폭 feedforward 클래스 - AB를 출력 스테이지의 편파에

대해 말했다1.
"질문, 질문, 질문, 질문이 약간 than1 있으며,이 루프를 안정적으로 유지 낮은 전류 이득과 함께 긍정적인 커플링 루프를 형성합니다."난 이것은 전류 루프라고 생각하지만, 어떻게 하나보다 적은 전류 이득과 함께 긍정적인 루프로 설명을하지 않습니다.어떤 도움이 필요하십니까?2.
바이어스 연결된 다이오드 트랜지스터는 3 분기와 4 분기 손실됩니다 "해류 질문 및 질문의 방출에 의해 각각 수집하는 상호 보완적인 측면으로 현재 운전으로 반환됩니다."이것을 이해하는 방법?3.
"모든 입력 전류 출력 트랜지스터는 하나의 드라이브를 사용하지 않는 다른 드라이브에 사용되고있습니다. 그럼, 이득 클래스

- AB를 바이어스 회로 감소로 인한 탈락이다. 사실, 긍정적인 루프 - 이득 커플링을 구현하는 방법이다 클래스 - 높은

입력 임피던스와 AB를 바이어스 회로. "그리고 이것도 이해하는 방법?

여러분의 도움을 주셔서 감사합니다.
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요

 

[Guest]

나는 당신이 그것에
대해 많은 생각을 할 수있다.감사합니다.

 

[snafflekid]

이게 도움이 되었으면 좋겠지만, 그것이 정확한지 확실하지 않습니다.

1."질문, 질문, 질문, 질문이 약간 than1 있으며,이 루프를 안정적으로 유지 낮은 전류 이득과 함께 긍정적인 커플링 루프를 형성합니다."

IB3 가정과 IB4 동일합니다.만약 당신이 질문하고 질문하고 사이의 루프를 부러 ICQ6의 동일한 금액으로 현재 것이 ICQ3로 떨어질 것이라고 현재의 질문에 주입했다.현재로서 ICQ4 주입 ICQ5의 동일한 금액으로 상승했다.이 경우 부정적인 피드백 루프 ICQ5 떨어질 것이라고 기대했다.질문 하나보다 약간 증가하고 질문의 전류를 공급 기지에서, 현재 아니 정확히 기지 전류 공급이 필요하기 때문에 주위의 모든 평등의 루프.에도 불구하고 긍정적인 피드백 루프되고, 시스템이 계속 증가하기 때문에
하나 이상 갈 수 없어 안정.

2.바이어스 연결된 다이오드 트랜지스터는 3 분기와 4 분기 손실됩니다 "해류 질문 및 질문의 방출에 의해 각각 수집하는 상호 보완적인 측면으로 현재 운전으로 반환됩니다."

이건 그냥 그 흐름을 낭비하고 있지 않음을 의미합니다.질문, 질문 VDD
및 질문에, 질문 땅에 저항기 수도 있겠지만, 그것을 바이어스 저항을 가지고 현재의 폐기물 것이다.

3."모든 입력 전류 출력 트랜지스터는 하나의 드라이브를 사용하지 않는 다른 드라이브에 사용되고있습니다. 그럼, 이득 클래스
- AB를 바이어스 회로 감소로 인한 탈락이다. 사실, 긍정적인 루프 - 이득 커플링을 구현하는 방법이다 클래스 - 높은
입력 임피던스와 AB를 바이어스 회로. "

다른 클래스 AB 바이어스 출력 방법을 살펴볼 필요가있습니다.이 회로 설계를 항상 최신으로 앰프 내부의 신호를 설명합니다.그것은 저자의 의미를 정확하게 말하기 어렵다.차동 입력으로부터 단일 다른 클래스 AB 설계의 출력 끝난로 번역, 전류 이득 낮은 것이지만 일반적으로 전압 이득에 대해 생각합니다.