R
RFbeginner
Guest
안녕하세요, 이제는 RF의 CMOS 전력 세포 designneing 해요, 내가 추적 시뮬레이터와 함께 적절한 gateline netwirk 디자인 싶지만 그건 너무 전도성 기판에 민감 찾았나요?(내 말은 할 때 하위 cnductive와 함께 살고 있고있다, 그러나 많은 이득 degerate 때 무전와 함께 살고 있고, 그 이득 좋은 모양), bdesides, 그 때 gateline 아래의 금속 (ex.M1) 넣어 발견 좋은이 될만한 foundrym, 근데 좀 파운드리에 대한, 그것을하지 않습니다, 그래서 유선 것 같습니다!U whi 그것에 대해 뭔가를 알 수 있나요?누가 어떤 경험을 가지고있다?Pls 어떤 도움 줘!U 감사합니다!