설계"VHDL

J

joc_06

Guest
고함 치다 -
VHDL입니다 SOOO 짜증나는 soooo 그리고 바보.
당신은 정수 std_logic_vector 그들은 RTL 난 밖에 나가 알고는 표현대로 지옥에서 값을 문자열로 변환하는 기능이 필요합니다.
왜 오 왜 VHDL, 메모리에서 지워 박멸 아닌 가요?그 역겨운 언어
난리칠 이상 사과

 
하드웨어 엔지니어들은 항상 신호 (0과 1의 논리 수준, 예를 들면), 정수 아니지만 작동합니다.이 경우에는 디자인의 정수를 포함하지 않습니다 소령.아마 당신을위한 프로그래밍 언어의 영역으로 에너지를 직접 귀하의 표정이 더 좋을까요?

 
친애하는 joc_06 ...VHDL U위한 C 언어 일이 아니다 ..

U HDL을 쓸 때 ...하드웨어 마음보다는 알고리즘을 통해 UR ..의 흐름이다

SP는

 
난 그 C뿐만 아니라 바보라고 말할 수있다, 당신은 심지어 200 MHz 이상에서 .... 괜찮은 데이터 수집을 할 수있는 모든 도구는 목적을 가지고 ...

/ pisoiu

 
내가 BHDL와 함께 지난 8 년 동안, 그리고 저자에 동의합니다, 정말,하지만 많은 사람들이 Stupied 절판 돈 잘하고있습니다 - 그래서 큰 소리로 말하지 마 일하고 있어요!

 
VHDL soooooooooooo 만약 당신이 바보, 왜 당신이 뭔가를 지혜롭게 주장은 어떻게 만듭니까?

많이 힘들어하는 동안 꽤 비판, 건설 수 쉽습니다.

다른 한편, 안 그런 사람 promissed 삶 쉽지 들었어요 그냥 현명.잘 생각해봐 ...

그래도 기분은 VHDL과 좌절, 그것을 사용하지 마십시오.아무도 확실하게이 분야에 전문 지식을 그리울거야, 내 장담하지.

, yego 안부

 
괜찮 아요 미안해 그냥 내가 나쁜 하루를 보냈다고하지만, 그냥 너무 복잡한 것 같습니다 자세한 Verilog 세계에서오고.
내가 버스 버스 버스가 있지만 그것 VHDL std_logic_vect 수있는 세상에서, 정수 등 등 등
왜 간단하지 못할.
왜냐하면 나의 새로운 회사는 내가해야한다고 그리고 난 단지 그것을 함께 일할뿐입니다.ID가 언제든지 걸릴 Verilog

 
실제로 새로운 방법 = 우리 handlec 가지고 synposys SystemC를하고 있고 자신의 C 버전.또한, 디자인의 많은 부분이 오늘날 IP 코어 EDK, 시스템, 발전기 celoxica, impuse 이상과 같은 통행료에 의해 생성됩니다 ...
오늘날 대부분의 testbenches VHDL과 전혀 할 수없습니다.반면 디자인의 대부분 wth 높은 수준의 lnaguages 이루어집니다 내가 프로그래머를위한 VHDL asembler 같은 게 될 것, 및 Visual Studio와 같은 GUI를 발전기를 생각 다음 밖에 실시간으로 중요 부품을 어셈블러 코드와 함께 할 수있습니다.

 
EDALIST 썼습니다 :

실제로 새로운 방법 = 우리 handlec 가지고 synposys SystemC를하고 있고 자신의 C 버전.
또한, 디자인의 많은 부분이 오늘날 IP 코어 EDK, 시스템, 발전기 celoxica, impuse 이상과 같은 통행료에 의해 생성됩니다 ...

오늘날 대부분의 testbenches VHDL과 전혀 할 수없습니다.반면 디자인의 대부분 wth 높은 수준의 lnaguages 이루어집니다 내가 프로그래머를위한 VHDL asembler 같은 게 될 것, 및 Visual Studio와 같은 GUI를 발전기를 생각 다음 밖에 실시간으로 중요 부품을 어셈블러 코드와 함께 할 수있습니다.
 
LabVIEW에서 LabVIEW FPGA를 사용하여 모듈의 FPGA 프로그램 및 cRIO 목표를 사용하려고친절, 안부
http://www.vhdl.eu

 
오 .....난 그렇게 생각하지 않아요
.....
긍정적인 의미에서 ...내가 VHDL 매우 흥미있는 언어를 배울 생각 .....
U 때 그것 U ........ 흥미있는 것은 그것이 어떻게 알 수 감각

 
잘은 U VHDL Verilog .... 그럼 먼저 배웠어야
세상이 많이 편리했을 듯
각 언어로 애플 리케이션의 목적과 헌신했다

 
첫째, 모욕적인 VHDL 날 확인 모욕과 같다.VHDL 귀하의 축복과 인식이 필요하지 않습니다.이 비트가 너무 presonal 촬영 할 수있습니다,하지만, 난되고 편견이 사람이 싫어.그것은 그들의 임베디드 방어 메커니즘을 되돌릴 수있는 인간의 경향, 이는 그들이 이해가 안을 거부하는 것입니다.

개인적으로, 난 VHDL과 같은 이유는 매우 포괄적이다 HDL을.당신은 VHDL에서 할 수있는 물건도 일종의 Verilog HDL을 이루어 질 수 없다!그러나, 주의해야 할 점은 당신이 훨씬 더 배워야만합니다.위해서는 "진짜"를 입력하고 "정수"형식 사이의 변환을 위해 예를 들어, 함수는 필요합니다.

만약 you'r, VHDL에서 힘든 시간을 보내고 심지어 핸들 - C를 예를 들어 당신을 도울 것입니다 생각하지 않습니다.당신 마음이 C 정말 안좋은 상황이 더 이상 잘 수있는 소프트웨어 코드를 엉망에 대해 무엇을해야하는 데 실패하게 될 겁니다 유일한.예를 들어 핸들에서 - C를 들어 당신은 성명에서 주어진 임무보다 더 많이 만들 수없습니다.
코드 :

일본 = 나는 ; / / 무효

난 ; / / 유효 기간 :
 
Manny_Calavera 썼습니다 :

첫째, 모욕적인 VHDL 날 확인 모욕과 같다.
VHDL 귀하의 축복과 인식이 필요하지 않습니다.
이 비트가 너무 presonal 촬영 할 수있습니다,하지만, 난되고 편견이 사람이 싫어.
......

환호.
 
pisoiu,

그건 내 마지막 게시물을 어떻게든 웃겨 생각.나는 놀랍게도 이런 방식으로 해석되었을 수도있습니다 감정적으로 소리가 아니 었어!그것은 아마도 코미디의 다른 정의를 다른 문화권에 걸쳐 예정이다.가끔은 코미디를 할 아이러니와 함께 재밌는 이상입니다.그것은 바보 누군가와 VHDL에 대한 코스의 전 아이러니 패션에 말할려고 과장 얘기에 의해 모욕을 느끼고 비이 성적인 그것의 여유도.제가 줄을 잡아 attetion 좋은 시작이 될 줄 알았는데.로 가리 키도록 체계적인 방법으로 연속되지 않습니다 기술 엔지니어는 분명 이런식으로하지 않을 수있습니다.

어쨌든, 난 지금 마음이 앞뒤에서 그 단어를 다른 사람에게 같은 관련이 없을 수있습니다 명심하도록하겠습니다.

환호.

 
내가 바로 VHDL에 대한 joc_06 같아요.
언제 때문에 너무 날 것 같았다 lowlevel 내가 선택한 VerilogHDL 연구 HDL을 선택했다.난 디자인을 할 때 디자인 VerilogHDL와 함께 이루어집니다 더 제어할 수있습니다.

많은 사람들이 VHDL에서 일하는 많은 나에게는 그저 직업의 일부분처럼 보인다있습니다.만약 고용주 VHDL 당신은 그것을해야 할 코드의 설계를 요구하기 때문에 귀하의 직업.하지만 personnaly 난 VerilogHDL 선호합니다.때문에 디자이너가 디자인을 잘 통제하고 VerilogHDL을위한 최고의 HDL을 내가 그것을 볼 수있습니다 있어야합니다.

joc_06 썼습니다 :

고함 치다 -

VHDL입니다 SOOO 짜증나는 soooo 그리고 바보.

당신은 정수 std_logic_vector 그들은 RTL 난 밖에 나가 알고는 표현대로 지옥에서 값을 문자열로 변환하는 기능이 필요합니다.

왜 오 왜 VHDL, 메모리에서 지워 박멸 아닌 가요?
그 역겨운 언어

난리칠 이상 사과
 
필자는 개발자 기능 구현을 완성하는 데 더 중요 할거 같아.그냥 자바와 C의 예를 걸릴 .

자바 언어가 있지만 쉽지는 C 도 그렇습니다.그럼 나도 전 C 을 선호하기 때문에 너무 많은 컨트롤의 구현을 제공합니다.만약 당신이 아는 표준 C 자바하지만 복사 - 붙여넣기를 언어로 아무것도 실현할 수있다.거기에는 취소 - 자바 implementable는 표준 C와 함께 할 수 없다고 아무 것도 많이있습니다 .또한 자바 applcations 너무 일반적인 컴퓨터에서 실행되는 속도가 느리다있습니다.

HDL을 개발자가 사용하기 쉬운 날 위해 큰 기준은되지 않습니다.난 그냥 사람들이 프로그래머가 쉽게 이런 종류의 언어를 선호하는 것 같아요.하지만 항상 easiness 이상의 속성을 다른 사람에게 줘야 preferance 개발자 및 프로그래머입니다.

 
도구 설계 및 특정 목적을 위해 일을하기 위해 사용.
도구는 우리에게 좀 더 생산성을 만드는 데 사용됩니다.
만약 사용자가 잘못된 도구, 사용자가 적어도 실수에 따라서는 사용에 따라서는.
만약 사용자가 선택한 무식한 및 도구를 비난, 자사의 능력과 한계를 모르고,이 사용자는 어리석은 사람이다.
도구는 어떻게하면 사용자가 아닌 도구보다 훨씬 더 현명합니다 어차피 바보가 될 수 있습니까?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top