설계"타이밍

A

andrew257

Guest
안녕하세요
andrew257에 의해 2008년 4월 29일 17시 35분에 편집한 마지막으로, 1 시간을 편집한 총

 
이 약간 복잡하게 장치입니다.

1 당신이 어떤 모드에서 작업하려면 어떻게 결정 (이미 많은 모드)입니다했다.

2 만약에 네가 중재자 저장 장치 (레지스터 또는 BRAMs) beetween 필요가 결정해야 할 것 같군요
귀하의 출력 레벨에 ADC와 숫양, 숫양, 또한 어떤 크기는 얼마입니까?
(대부분의 당신이 필요합니다), 그리고 가능성이 그것을 구현하는 방법도있을 것입니다 : 싱글 더블 버퍼 FIFO를.

당신은 다른 경로 컨트롤을 정의하는 3이 필요합니다 :
ADC에서 "브람, 브람 -"의 RAM, 램 - "브람, 브람 -"출력 레벨.
(주로 2 상태 기계)

귀하의 경우도 일부 uicroprocessor 작업, 즉 할 것입니다 : 필요한 버스트 모드에 대한 숫양의 초기화, 그리고 probebly 또한 ADC를 configere.
(당신은 하나의 상태 머신, 또는 빌드의 안쪽에 그것을 통합할 수있는 다른).

쉬운 방법은 여러분 출력 DAC는 입어달라고 입력 결과 copare입니다.
만약 당신이 ADC는 디지털 patern 후 주사와 비교도 비교할 수 digitaly
디지털 출력.

 
안녕하세요 shawndaking,

그래, 꽤 복잡하다 칩에 동의합니다.자사의 칩 보드와 함께했다.어쨌든 난 이미 SPI는 제어 설계 ADC와 DAC.ADC가에서 출력 DAC는, 오디오 곧장 밖으로 오디오가는 순간.

ADC와 DAC 12 비트 디바이스이다.메모리 반도체를 자동으로 비동기 모드에서 파워를 사용하고있습니다.그래서 잘하면 어떤 경우에는 그것을 직업 perfrom에 표준 asyncronous 숫양 한 장치로 쉽게 만들 것이다 제어 레지스터를 만지지 마세요.

내가 버퍼에 대해 생각했다.내 ADC와 DAC 동기 장치 48kHz 샘플 당 실행하고있습니다.나는 최고 50MHz입니다 보드의 클럭 속도에서 내의 RAM 컨트롤러를 실행하려고 했어요.

마찬가지 위해 임시로 비트 그냥 시계 때마다 샘플을 누른 다음 databus이 레지스터에 전송을 누른 다음 등록 올바르지 않은 버퍼가??.읽기 마찬가지이다.DAC는 수있는 시계 비트들을 너무 databus과 장소는 온도 레지스터에 데이터를 받아.

내가 바로 추적할 수있습니다.내가 어떻게 숫양 통제의 흐름을 차트를 작성하는 도중입니다.한번은 내가 그것을 완료했습니다 그것 게시할 예정입니다.

감사합니다

 
아마이 간단한 원유 2001 Verilog 테스트 벤치 예를 들어 당신을 도울 것입니다.
그것은 P26ZB_cellram.zip에서 마이크론의 128Mb 셀룰러 시뮬레이션 모델을 사용합니다.
그것은 RAM에 (비동기 모드), 8 개의 데이터를 입력한 다음 단어를 쓴다 그들을 다시 읽고, 그리고 반복한다.
코드 :

`timescale 1 ns의 / 1 ps 이하

모듈 가기;

CLK = 0 reg;

[4시] 개수 = 0 reg;

[22시] addr = 0 reg;

ce_n reg = 1;

we_n reg = 1;

oe_n reg = 1;

철사 [15시] DQ =! we_n?
1111 * (addr 1) : 'BZ인지;

] read_data [15시 reg;초기

# 50 영원히 # 50 CLK =! CLK; / / 10 MHz 클럭cellram UUT (. CLK (1'b0). adv_n (1'b0). 먹어치운다 (1'b0). o_wait (),

. ce_n (ce_n). oe_n (oe_n). we_n (we_n)

. ub_n (1'b0). lb_n (1'b0). addr (addr). DQ (DQ));항상 (posedge CLK)를 시작 @

카운트 "= 카운트 1;

ce_n "=! 개수 [0];

we_n "=! (개수 [0] & &! 계산 [4]);

oe_n "=! (개수 [0] & & 개수 [4]);

addr "= 개수 [0]?
카운트 [3시 1분] : 'bx;

read_data "=! oe_n?
DQ : read_data;

끝

endmodule
 
안녕하세요, 에코

직접 테스트 벤치를 썼나?내가했지만 시트있어 내가 그것을 내게 죽음을 절반 겁을 그리고 난 그것을 훨씬 복잡 simualte 될 것이라고 생각 모델을 열었 숫양 칩 Verilog 모델을 다운로드했습니다.마치 하나 이상의 파일이 모델과 관련된 것 같습니다.

내가 코드를 실험한다.

감사합니다

 
모델의 내부의 복잡 성과에 대해 걱정하지 마십시오.내가 내 작은 예제에서 한 당신이 할 필요가 귀하의 테스트 벤치에 "cellram"인스턴스입니다.공지 사항 cellram의 포트가 어떻게 실제 메모리 칩의 핀 일치합니다.그게 인생 쉽게 당신을 위해.모델은 실제 메모리 반도체처럼 행동해야 마이크론 가정 모델을 정확하게 설계되었습니다.

내가 마이크론의 ZIP 압축 파일에서 필요한 파일만 cellram.v 및 cellram_parameters.vh했다.

 
그냥 관심이 어떤 소프트웨어의 디자인을 시뮬레이트하여 어떻게 사용합니까?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top