설계"얼마나

C

cjsnare

Guest
안녕하세요.

제가 모의 실험을 종지 (icfb)를 사용하여 실행합니다.시뮬레이션 시간은 저항 값이 varing와 변이 결과가 시간을 표시합니다.기본적으로, 나는 저항의 값을 할당 원하는대로 입술 = 죄악 (승 * 시간) 몇 가지를 보였다.이 일을 어떤 방법이 있나요?
the 저항의 값은 과도 시뮬레이션의 시간 변수와 함께 다양합니다.

감사합니다!

 
어쩌면 당신은 시간을 변경할 수있습니다 전압 제어 저항기 다음 제어 전압을 사용할 수있습니다.

 
cjsnare 썼습니다 :

안녕하세요.제가 모의 실험을 종지 (icfb)를 사용하여 실행합니다.
시뮬레이션 시간은 저항 값이 varing와 변이 결과가 시간을 표시합니다.
기본적으로, 나는 저항의 값을 할당 원하는대로 입술 = 죄악 (승 * 시간) 몇 가지를 보였다.
이 일을 어떤 방법이 있나요?

저항의 가치를 과도 시뮬레이션 시간을 변수와 함께 다양합니다.감사합니다!
 
물론 당신은 Verilog A에서 넌 Verilog에서 저항 모델을 수있는 기능을 가지고있습니다 :

내가 (밖으로) "에서 V를 (을)에서 / R 스위치;
어디로 연구 모델을 수있습니다
매개 변수를 실제 연구 = 로네 죄악 (승 * 마);
에서 밖으로 전기 노드를 표시합니다 기억 해요.

 
회신 주셔서 감사합니다!

내가 시뮬레이션 ""Virtuso 아날로그 디자인 환경을 사용하여 의미.
내가 변이 분석을 실행해야합니다.하지만 내가 뭘 또는 함수가 어떤 변수 변이 분석을하는 동안 시간을 제공합니다 잘 모릅니다.

만약 내가 시간이 액세스할 수있는, 그리고 내가 좋아하는 시가 총액이 뭔가를 같이 쓸 수있을 것이라고

죄를 ( '시간'* 일부 상수)

다시 말하지만, 여러분 도와 주셔서 감사합니다.

CJSnare

 
친애하는 cjsnare,

사실의 SPICE / Verilog 유령 모델을 시뮬레이션할 수있습니다.따라서 앞으로는 특정 레지스터의 모델링과 이동하십시오.귀하의 "Virtuso 아날로그 디자인 환경"으로 시뮬레이션 모델을 Verilog 수 있어야합니다.

 
사실 당신은 전압 전류 소스 또는 전류 제어 전압 소스 제어를 사용하여 저항 모델을 수있습니다.예를 들어, 만약 당신이 원본 1 평등의 이득을 전압 전류 소스 제어를 사용하려고합니다.그럼 적용 (제어) 전압 소스 제어 지점의 저항을 반대하는 것과 같을 것입니다.Verilog 그냥 괜찮지만, 요소가 이미 어떤 양념에서 사용할 수를 사용하여 같은 일을 수행할 수있습니다.

안부 인사,
v_c

 
v_c 썼습니다 :

사실 당신은 전압 전류 소스 또는 전류 제어 전압 소스 제어를 사용하여 저항 모델을 수있습니다.
예를 들어, 만약 당신이 원본 1 평등의 이득을 전압 전류 소스 제어를 사용하려고합니다.
그럼 적용 (제어) 전압 소스 제어 지점의 저항에 반비례하는 것과 같을 것입니다.
Verilog 그냥 괜찮지만, 요소가 이미 어떤 양념에서 사용할 수를 사용하여 같은 일을 수행할 수있습니다.안부 인사,

v_c
 
모두 Verilog - A 및 제어 소스 모델을 위치 = gv, 여기서 G는 전도성이다, 그래서 나는 그들이 동일한 될 거라는 걸 믿어요.동일하지 않은 경우에는 그 코드에 대한 제어 소스를 매우 유사한들, 믿을 수 Verilog - 모델입니다.

 
v_c 썼습니다 :

모두 Verilog - A 및 제어 소스 모델을 위치 = gv, 여기서 G는 전도성이다, 그래서 나는 그들이 동일한 될 거라는 걸 믿어요.
동일하지 않은 경우에는 제가 코드에 대한 소스 제어 매우 유사, Verilog 믿는 - 모델입니다.
 
난 왜 이렇게 다른 것이 이해가 안 돼요.The VCCS * 정확히 * 저항기로 사용되고있다 - 그것은 저항과 같은 방정식을했습니다!그것은 현재의 소스이지만, * 제어 * 전류 소스, 그래서 그것의 출력 임피던스는 반드시 높지 않은 것입니다.매우 높은 지금이 독립적인 전류 소스, 그리고 나서 네, 출력 임피던스는 말을했다.하지만 현재의 소스와 통제가 승 / 전 비율을 조절하는 데이 동일합니다.

여기에 몇 가지 PSpice 코드는

G1은 1 2 값 = (v를 (1,2) / R 스위치)

이 소스에서 노드 1 2 전류 제어 1에서 전압에 의해 2 인민 PSpice으로 나눈 제어는 실제의 표현 대신에 저항을 연구하기위한 간단한 숫자를 입력하려면, 그래서 당신처럼 뭔가를 할 수있습니다

G1은 1 2 값 = (v를 (1,2) / v를 (R)의)

여기서 노드 연구를 0으로 원하는 방법으로 다양하고있을 수있습니다 (지상)에서 전압 (만큼 그것을 0으로하지 않는 경우) 기본적으로 시간, 임의의 에뮬레이트하는 저항 변화.
그러니 그냥 노드 연구에서 땅에 * 독립 * 전압 소스를 넣고, 어쨌든 당신처럼 다를 수있습니다.당신은 어떤 저항을 넣어야 할 수도, PSpice 때문에 부동 전압 소스 nodes처럼하지 않을 노드의 연구에서 바닥 10,000 말.

안부 인사,
v_c

 
v_c 썼습니다 :

난 왜 이렇게 다른 것이 이해가 안 돼요.
The VCCS * 정확히 * 저항기로 사용되고있다 - 그것은 저항과 같은 방정식을했습니다!
그것은 현재의 소스이지만, * 제어 * 전류 소스, 그래서 그것의 출력 임피던스는 반드시 높지 않은 것입니다.
매우 높은 지금이 독립적인 전류 소스, 그리고 나서 네, 출력 임피던스는 말을했다.
하지만 현재의 소스와 통제가 승 / 전 비율을 조절하는 데이 동일합니다.여기에 몇 가지 PSpice 코드는G1은 1 2 값 = (v를 (1,2) / R 스위치)이 소스에서 노드 1 2 전류 제어 1에서 전압에 의해 2 인민 PSpice으로 나눈 제어는 실제의 표현 대신에 저항을 연구하기위한 간단한 숫자를 입력하려면, 그래서 당신처럼 뭔가를 할 수있습니다G1은 1 2 값 = (v를 (1,2) / v를 (R)의)여기서 노드 연구를 0으로 원하는 방법으로 다양하고있을 수있습니다 (지상)에서 전압 (만큼 그것을 0으로하지 않는 경우) 기본적으로 시간, 임의의 에뮬레이트하는 저항 변화.

그러니 그냥 노드 연구에서 땅에 * 독립 * 전압 소스를 넣고, 어쨌든 당신처럼 다를 수있습니다.
당신은 어떤 저항을 넣어야 할 수도, PSpice 때문에 부동 전압 소스 nodes처럼하지 않을 노드의 연구에서 바닥 10,000 말.안부 인사,

v_c
 
그냥 그걸 시도하고 당신이 그것을 작품을 볼 수있습니다.

난 당신 전압 무슨 말을하는지 알아,하지만이 같은 변화가 나타납니다입니다 실제 저항기.

또한 메모가 2 1에서 전류 흐름과 전압이됩니다는 1으로 2에 따라 달라집니다.이 작품 - 날 믿어.

코드 :시험 시간 저항 변화

E1 급 1 0 값 = (10 * 죄 (시간))

R1 1 2 10

G1은 2 0 값 = (v를 (2,0) / v를 (R)의)응급실 연구 0 값 = (3 2 * 않죠 (시간))

RR을 연구 0 10,000; 임의의. 프로브

. 트란 .01 10 0 .01 UIC

. 엔드

 
v_c 썼습니다 :

그냥 그걸 시도하고 당신이 그것을 작품을 볼 수있습니다.당신이 전압 무슨 말을하는지 알아,하지만이 같은 변화가 나타납니다입니다 실제 저항기.또한 메모가 2 1에서 전류 흐름과 전압이됩니다는 1으로 2에 따라 달라집니다.
이 작품 - 날 믿어.코드 :시험 시간 저항 변화

E1 급 1 0 값 = (10 * 죄 (시간))

R1 1 2 10

G1은 2 0 값 = (v를 (2,0) / v를 (R)의)응급실 연구 0 값 = (3 2 * 않죠 (시간))

RR을 연구 0 10,000; 임의의. 프로브

. 트란 .01 10 0 .01 UIC

. 엔드

 
때문에 연구의 전압 전압 소스 응급실에 따라 즉, 전혀 전혀 효과가있다.거기에 어떤 가치를 모두 넣을 수로서 0없습니다 깁니다.RR을 그 가치는 거기에 떠있는 노드가 있기 때문에 PSpice하지 않습니다 같다.

 
v_c 썼습니다 :

때문에 연구의 전압 전압 소스 응급실에 따라 즉, 전혀 전혀 효과가있다.
거기에 어떤 가치를 모두 넣을 수로서 0없습니다 깁니다.
RR을 그 가치는 거기에 떠있는 노드가 있기 때문에 PSpice하지 않습니다 같다.
 
연구에서 노드 전압 * 제어 * 노드이게 정말 어디 로딩 일이 아니다입니다.실제 저항 현재 0 노드 2에서, 그래서 만약 당신이이 노드 2로 이동해야합니다 중입니다 논의하고 싶었입니다.내가 IC는에서 발견된 것과 같은 전류 소스를 구현하려는 게 아니야 -이 모든 제 목적은되지 않습니다.그리고 귀하의 질문에서, 나는 당신을 실제 구현의 라인을 따라 생각하는 모입니다.
내가 현실에서 구현할 수있는 무엇을 보여주는 오전 - 내의 목적이 아니라고 말한 적이 없어입니다.만약 당신이 단지 그것을 시도해 볼 것입니다 시뮬레이터에 액세스할 수있습니다.

노드 연구 정말로 "분리할"회로의 나머지 부분이며, 그것과 상호 작용하지 않습니다.
그것은 전용)은 구현에 사용되는 저항 승 (연구 영향을 미칩니다.그래서 당신이 연구에서 독립적인 전압으로 전압을 치료할 수 있어요.

안부 인사,
v_c

 
v_c 썼습니다 :

연구에서 노드 전압 * 제어 * 노드이게 정말 어디 로딩 일이 아니다입니다.
실제 저항 현재 0 노드 2에서, 그래서 만약 당신이이 노드 2로 이동해야합니다 중입니다 논의하고 싶었입니다.
내가 IC는에서 발견된 것과 같은 전류 소스를 구현하려는 게 아니야 -이 모든 제 목적은되지 않습니다.
그리고 귀하의 질문에서, 나는 당신을 실제 구현의 라인을 따라 생각하는 모입니다.

내가 현실에서 구현할 수있는 무엇을 보여주는 오전 - 내의 목적이 아니라고 말한 적이 없어입니다.
만약 당신이 단지 그것을 시도하면 표시됩니다 시뮬레이터에 액세스할 수있습니다.노드 연구 정말로 "분리할"회로의 나머지 부분이며, 그것과 상호 작용하지 않습니다.

단지)의 구현에 사용되는 저항 승 (연구 영향을 미칩니다.
그래서 당신이 연구에서 독립적인 전압으로 전압을 치료할 수 있어요.안부 인사,

v_c
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top