설계"어떻게

[zpmanr]

일반적으로 우리가 다음 단계를 수행 ModelSim에 따라 시뮬레이션 :
디자인 코드 & Testbench 1.compile;
해당 2.special. sdf 파일;
3.excute.는 "강제로"섹션에서 포함 파일이 없어
4.view 파형.

어떻게 내가 직접 파형과 같이 파일을 통해 VCD에 덤프 수 있습니까?
그리고 내가 어떻게 파형 파일을 직접 덤프 fsdb 수 있습니까?

고마워요!

 

[Guest]

[No message]

 

[ukapil]

Testbench에서 다음과 같습니다 Verilog 있음.

초기
시작
$ dumpvars ();
$ fdumpfile ( ". / dump.vcd");
# 10000 $ 마무리;
끝내가 만약이 작품을 좀 알려주시기 바랍니다.

- 카필

 

[wadaye]

zpmanr 썼습니다 :

일반적으로 우리가 다음 단계를 수행 ModelSim에 따라 시뮬레이션 :

디자인 코드 & Testbench 1.compile;

해당 2.special. sdf 파일;

3.excute.는 "강제로"섹션에서 포함 파일이 없어

4.view 파형.어떻게 내가 직접 파형과 같이 파일을 통해 VCD에 덤프 수 있습니까?

그리고 내가 어떻게 파형 파일을 직접 덤프 fsdb 수 있습니까?고마워요!