무슨 set_drive 및 set_driving_cell 사이의 차이에요?

B

bendrift

Guest
유 디자인 컴파일 할 때, 유 입력 핀에 set_drive 또는 set_driving_cell하게됩니다.
무엇이 그들 사이의 차이점은 무엇입니까?
유 감사

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />
 
일반적으로 set_drive 전직에 대한 출력의 운전 강도 : 클럭 및 재설정을위한 set_drive 0을 지정하는 데 사용됩니다
set_driving_cell 입력에 입력 측면 운전 세포를 지정으로 설정됩니다.

 
안녕
set_drive 드라이브의 강도를 지정하는 데 사용되는 / 개체의 저항을 운전했다.
0 CLK CLK에 대한 0 드라이브 저항 -> 무한 드라이브 강도 (0 전환 배 등)을 나타냅니다 set_drive 예.

강도 set_driving 반해 특정 기술 라이브러리 포트 운전에 사용되는 셀
/ 핀 지정하는 데 사용됩니다.모든 계산이 전환 시대에 관련, 지연 등 driving_cell의 특성을 가진 thye 끝납니다.

난 희망을 도움
안부

 
안녕하세요, nittinsharma80
유 어떻게 그들의 특성의 DC 입력 핀에 전환 시간을 계산하는 얻을 수있는 가장 set_drive 또는 set_driving_cell 번역을 말해줄 수 있나요?
입력 핀의 저항을 어떻게 전환 시간 및 번역 세포가 어떻게 운전하고있는 특성 전환 시간으로 번역될입니까?
유 감사

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />
 
누군가가 나에게 도움이 필요하십니까?
유 감사

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />
 
인용구 :

유 어떻게 그들의 특성의 DC 입력 핀에 전환 시간을 계산하는 얻을 수있는 가장 set_drive 또는 set_driving_cell 번역을 말해줄 수 있나요?
 
thanku 신 no_mad!
그 기본은 driving_cell 디자인의 입력 핀의 입력 영상으로 사용 자신의 출력을 입력 transtion 제로 전환을 계산하는 데 사용됩니다.
난 아직도 이것을 이해하지 않고있습니다 :
운전 중 휴대의 부분은 그물에 의해 입력 포트에있는 포트의 지연으로 인한 지연이 포함됩니다.
이후 레이아웃 작업을하기 전에는 여전히 우리는 디자인의 입력 핀에, 레이아웃 set_input_delay 것인가?하거나 입력 핀에 net'RC 지연을 무시할 것인가?
방법에 대해 set_drive? 난 아직도 어떻게 입력 핀의 입력 전환을 얻기 위해 사용하는 set_drive unknow.
최고 관련

 
인용구 :

그 기본은 driving_cell 디자인의 입력 핀의 입력 영상으로 사용 자신의 출력을 입력 transtion 제로 전환을 계산하는 데 사용됩니다.

 
유 감사합니다, 정말 감사합니다.
유 날이 두 명령에 대해 자세히 알려주시기 바랍니다.
나를 위해 유용하다.

 
ur을 환영합니다.

유 tht 소리를 들으니 안심이 두 명령을 이해할 수있다.<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />
 
하나의 포트 드라이브 및 기타
/ 핀 / reg 어떤 포트 운전을위한

 
set_drive과 set_driving_cell 블록의 입력 포트에서 사용할 수있습니다.
set_drive 명령은 입력 포트에서 드라이브 강도를 지정하는 데 사용됩니다.
그것은 일반적으로 포트의 외부 드라이브에 저항 모델을 사용합니다
블록 또는 칩.0 의미의 가치는 최고의 드라이브 강도와있다
일반적으로 시계를 포트에 활용합니다.반대로, set_driving_cell 사용됩니다
입력 포트에 운전 세포의 드라이브 저항 모델.이것
명령의 인자로 운전 세포의 이름과 적용
의 입력 포트에 운전 세포의 모든 디자인 규칙 제약
차단할 수있습니다.고급 칩 합성 -부터

 
운전 중 휴대를 선택할 수있는 내가 거기 어떤 규칙이 뭔지 알아요?

 
no_mad

당신이 다시 돌아올
수있다 - 당신이 언급한 회로 수치 게시물은 지금 보이지 않는

감사합니다

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top