레이아웃"의

M

mitgrace

Guest
친애하는 전체 :
내가 레퍼런스 클럭의 RF 합성기를 설계 32kHz입니다.VCO는 세대입니다
그리고 루프 필터 IC를 삽입합니다.하나가 있나요?
그것은 convertional PLL이 같은 소송을 여기에, 모든 댓글 아닌 가요??

 
안녕,

당신은 다른 블록, PFD, CP, VCO는 봤어 ..또는 당신이 너무 이러한 구성 요소를 디자인하는가?

VCO는 3 Ghz 당신 건가요?
만약 너무, 당신은 그 보고서를 VCO_freq / ref_freq 큰 것 같지 않아요?

 
친애하는 master_picengineer :
이것은 나를 위해 큰 문제입니다.우리는 다른 prodcut보고, 그런의 RF 합성기의 구조를하지 마세요.그들은 그것을 사용합니까?U 말고 어떤 의견?

 
mitgrace 그가 FM 수신 대역 (약를 100MHz) systhesize 필요가 말을 잊고있다.그는 3GHz VCO는 대부분의 아마 IC로 통합 VCO를 탱크를 사용한다 (우리는) 다른 주제에서 과거의 토론을했다.그래서 비율은 FLO은 그렇게 높지 않다 / FREF입니다.
Mazz

 
친애하는 Mazz :
당신이 제품을 다른 회사에 의해 implemebt이 올바른지 확인합니다.하지만 우리는 그들이 왜 LC VCO는 3GHz 입력이 32K를 사용 몰라 루프 필터 embeded.
우리는 그들 digiltal PLL을, LC VCO를 사용하는 것 대신에 LC DCO, 기타 그들이 그것을 끝내고 디지털 방식을 사용하여 블록입니다.Actullay이 왜 우리가 그것을 공부합니다.si4701 데이터 시트를 참조하시기 바랍니다.어떤 의견??

 
난 32 kHz의 크리스털을 사용할 싼 석영 xtal 것으로 판단됩니다.LC 발진기에 맞게하려면 칩, 그래서 당신이 높은 오실레이터 주파수가 작은 패 및 C가 필요합니다.통합 루프 필터 그러면 당신이 칩 머물 고객 칩을 어떻게 구현에 대해 걱정할 필요가 있지 않다면, 당신의 외부 구성 요소에 대한 약간의 돈을 절약할 수있습니다.

데이브
www.keystoneradio.com

 
레퍼런스 주파수가 너무 작습니다
분수 - N PLL을 사용해야합니다

 
Silabs 어떤 DSPLL에는 어떤 위상 잡음 성능을 제어하는 DSP를 일부가 PLL을, 그리고 그들은 디지털 필터 필터를 구현 수도있습니다 그들의 자신의 PLL 아키텍처를 가지고

3 GHz의 VCO가에 대해, 그들은 그렇게 모든 VCO를 통합할 수있습니다 누른 다음 원하는 주파수를 설정 디바이더를 사용하는 경우이 매우 높은 주파수를 만들

khouly

 
www.silabs.com에서 khouly 게시물에 대한 일부 세부 사항 / 공용 / 서류 / marcom_doc / mcoll / 타이밍 / 엉 / DSP_Driven_Clocks.PDF

몸조심 : 그것을 나에게 그들은 무선 애플 리케이션을위한 로컬 오실레이터를 생성하지 않는 아키텍처의 PLL을 사용하여 이런 종류의 것 (거기에 대한 이유는 많이있을 수있다이).은 GSM의 PLL의 예를 들어 보면 난 단지 전통적인 접근 방식 봤어요.

내 경험을 바탕으로, FM 수신 LO 세대 이동 통신 응용 프로그램 ()을 완벽하게 기존의 PLL을 통합 아키텍처를 사용하실 수있습니다.

내가 도울 수 있길 바랍니다.

Mazz

 
어려운 디자인.

당신은 적당한 루프 필터 설계해야합니다.추가 1 분 후 :당신에 대해 무엇 잠금 시간을 시스템입니다.만약 당신이 쉽게 수있습니다 자물쇠 시간 상관 없어요.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top