(디지털)"FSM

[subramanyam]

Hii 데비,

바로 그게 내가 배운이지만, 내 데이터 경로 설계에 관한 성명을 생각 못했어요.그건있을 통해 UR 성명을 정확하지만 난 정말 당신이 그것을 불가능 FSM을 사용하여 데이터 경로를 설계하는 것입니다 알고 싶은 것??

감사합니다,

subbu.

 

[harshaperla]

이 튜토리얼 읽기 :
http://electrosofts.com/verilog/fsm.html
무어 디자인, 쉬운하지만 반점이 빠르고 최적화된.harshaperla
harshaperla에 의해 2007년 10월 9일 20시 26분에 편집한 마지막으로, 1 시간을 편집한 총

 

[manuk]

동료, 누구 FSM 발전기 Menthor의 HDL을 디자이너에 통합과 경험을 가지고있다는 무엇입니까?난 항상 수동지만, FSM 쓰기 귀하의 의견을 알고 싶습니다.시간의 많은 연구가 필요합니다, 그리고 더 나은 전에 그것에 대해 어떤 의견을 읽고 처음이다.

 

[nemolee]

나는 우리가 사용하는 방법은 치료하지 않아도 같아요.
모든 입력 신호에 동기하여 디자인됩니다, 당신은 반점이 모드를 사용할 수있습니다.
내, 난 항상이 두 디자인 개념을 섞어 사용하십시오.
참고하십시오.

 

[vongy]

난이 FSM이 더 나은 CPU의 디코더를 설계하고 싶다면 왜?

 

[shiv_emf]

CPU의 알루 n 컨트롤 유닛의 조합입니다!
컨트롤 유닛 n 그것 asychronous뿐만 아니라 asynhronous 신호를 생성 shud 정확하게해야합니다
따라서
제어 장치 반점에 n을 기반으로 설계할 수있습니다
알루 시계 .. 그래서 무어는 더 나은 옵션이 sychronous입니다!

 

[sp3_kapil]

무어의 반점이있는 동안
반점이 컴퓨터에서 출력이 입력에 따라 다릅니다.그래서 어떤 결함이 입력을 출력 propogated 될 것입니다.다른 한편, 많은 상태 머신의 출력 상태에만 의존한다.그래서 출력에 결함.
반점이 무어 이상
무어 statemachine 하나 flipflop (상징하는 하나의 여분의 상태) 반점이보다 더 필요합니다.그래서 항상 반점이 넘는 무어 1 시간 지연이 될 것입니다.

그래서 자사의 트레이드 오프.넌 디자이너가 상태 머신의 종류를 사용하기로 결정했다.

 

[bobn]

http://www.ecs.umass.edu/ece/hill/ece221.dir/exFSM.html

일부 유용한 연습하고있는 몇 가지 방법.

유용한 초보자

 

[manasiw2]

안녕 모두,
내가보기 implementaion 시점에서 무어는 읽기보다 FPGA를위한 CPLDs.Is이 아닌 경우에만 적합하기 때문에 FPGA는 CPLD는보다 더 flipflops 있나요?나는 이것에 대해 의견을 알고 싶습니다.
미리 감사드립니다.