R
rajharvijay
Guest
친애하는 친구,
난 아날로그 회로 디자이너들의 진지한 관심 필요합니다.
내가 와이드 디자인 밴드의 CMOS OPAMP, 어떤이 50 옴 주어진 사양과 100 FF로로드 드라이브를 사용하여 2.5V의시 () 출력 스테이지를 로드할 드라이브에 버퍼를 할 수있습니다.
TSMC는 0.25u 디자인 및 시뮬레이션 및 레이아웃에 케이던스에 의해서만 이루어져야 할 수 있어야합니다.입력 사양 :
입력 등급 : 1 mV
입력 주파수 : 최대 5 GHz의
전류 밀도 : 600 미만 uA/1um2예상 결과 :
전압 게인 : 최소 15dB () 달성 여야합니다
이득 편차 : 1 % 미만
출력 주파수 대역 : 0 ~ 5 GHz의
최대 소비 전력 : 40 mW의
제발 가능한 아키텍처를 권해드립니다.
전략 시뮬레이션 가능.
한번 아키텍처를 고정 것들을 많이 일해야 해.
만약 당신이 그것을 줄 수있는 설계 요구 사항을 제가 기존 복사본이 필요합니다.하지만 나를 도와주세요.
제발 (도쿄, )......이 프로젝트를 완성하는 데 도움이
난 아날로그 회로 디자이너들의 진지한 관심 필요합니다.
내가 와이드 디자인 밴드의 CMOS OPAMP, 어떤이 50 옴 주어진 사양과 100 FF로로드 드라이브를 사용하여 2.5V의시 () 출력 스테이지를 로드할 드라이브에 버퍼를 할 수있습니다.
TSMC는 0.25u 디자인 및 시뮬레이션 및 레이아웃에 케이던스에 의해서만 이루어져야 할 수 있어야합니다.입력 사양 :
입력 등급 : 1 mV
입력 주파수 : 최대 5 GHz의
전류 밀도 : 600 미만 uA/1um2예상 결과 :
전압 게인 : 최소 15dB () 달성 여야합니다
이득 편차 : 1 % 미만
출력 주파수 대역 : 0 ~ 5 GHz의
최대 소비 전력 : 40 mW의
제발 가능한 아키텍처를 권해드립니다.
전략 시뮬레이션 가능.
한번 아키텍처를 고정 것들을 많이 일해야 해.
만약 당신이 그것을 줄 수있는 설계 요구 사항을 제가 기존 복사본이 필요합니다.하지만 나를 도와주세요.
제발 (도쿄, )......이 프로젝트를 완성하는 데 도움이