A
amr090
Guest
작품이 코드를 ... 괜찮 simvision .. 실행되지만 자일링스에 코드를 전송하면 ... 내가 문제를 얻는 데 노력 ....
코드 :모듈 datainout (DataToFPGA, DataFromFPGA, ClrFPGAMem, DataValidToFPGA, DataValidFromFPGA, ClkToFPGA);
입력 [7시] DataToFPGA;
출력 [7시] DataFromFPGA;
입력 ClrFPGAMem;
입력 DataValidToFPGA;
출력 DataValidFromFPGA;
입력 ClkToFPGA;] 임시직 [31:0 reg;] DataFromFPGA [7시 reg;
DataValidFromFPGA reg;
] 상태 [2시 reg;매개 변수 Sinit = 3'b000;
매개 변수 sRead = 3'b001;
매개 변수 Swrite = 3'b010;
매개 변수 Spause = 3'b100;정수 난;
정수 j를;(negedge ClkToFPGA 또는 DataValidToFPGA posedge) 항상 @
시작
(ClrFPGAMem)
시작
상태 = Sinit;
DataValidFromFPGA = 1'b0;
DataFromFPGA = 8'bzzzzzzzz;
끝
그 밖의
시작
케이스 (주)
Sinit : 시작
(DataValidToFPGA)
시작
전 = 1;
상태 = sRead;
끝
그 밖의
상태 = Sinit;
끝
sRead : 시작온도 [8 *은 (i - 1)] = DataToFPGA [0];
온도 [8 *은 (i - 1)] = DataToFPGA [1];
온도 [8 *은 (i - 1)] = DataToFPGA [2];
온도 [8 *은 (i - 1)] = DataToFPGA [3];
온도 [8 *은 (i - 1)] = DataToFPGA [4];
온도 [8 *은 (i - 1)] = DataToFPGA [5];
온도 [8 *은 (i - 1)] = DataToFPGA [6];
온도 [8 *은 (i - 1)] = DataToFPGA [7];나 = 내가 1;
(! DataValidToFPGA)
상태 = Spause;
끝
Spause : 시작
전 = 1;
DataValidFromFPGA = 1'b1;
상태 = Swrite;
끝
Swrite : 시작
(DataValidFromFPGA)
시작DataFromFPGA [0] = 온도 [8 *은 (i - 1)];
DataFromFPGA [1] = 온도 [8 *은 (i - 1)];
DataFromFPGA [2] = 온도 [8 *은 (i - 1)];
DataFromFPGA [3] = 온도 [8 *은 (i - 1)];
DataFromFPGA [4] = 온도 [8 *은 (i - 1)];
DataFromFPGA [5] = 온도 [8 *은 (i - 1)];
DataFromFPGA [6] = 온도 [8 *은 (i - 1)];
DataFromFPGA [7] = 온도 [8 *은 (i - 1)];나 = 내가 1;
끝
경우는 (i == 6) DataValidFromFPGA = 1'b0;
끝endcase
끝
끝
endmodule
코드 :모듈 datainout (DataToFPGA, DataFromFPGA, ClrFPGAMem, DataValidToFPGA, DataValidFromFPGA, ClkToFPGA);
입력 [7시] DataToFPGA;
출력 [7시] DataFromFPGA;
입력 ClrFPGAMem;
입력 DataValidToFPGA;
출력 DataValidFromFPGA;
입력 ClkToFPGA;] 임시직 [31:0 reg;] DataFromFPGA [7시 reg;
DataValidFromFPGA reg;
] 상태 [2시 reg;매개 변수 Sinit = 3'b000;
매개 변수 sRead = 3'b001;
매개 변수 Swrite = 3'b010;
매개 변수 Spause = 3'b100;정수 난;
정수 j를;(negedge ClkToFPGA 또는 DataValidToFPGA posedge) 항상 @
시작
(ClrFPGAMem)
시작
상태 = Sinit;
DataValidFromFPGA = 1'b0;
DataFromFPGA = 8'bzzzzzzzz;
끝
그 밖의
시작
케이스 (주)
Sinit : 시작
(DataValidToFPGA)
시작
전 = 1;
상태 = sRead;
끝
그 밖의
상태 = Sinit;
끝
sRead : 시작온도 [8 *은 (i - 1)] = DataToFPGA [0];
온도 [8 *은 (i - 1)] = DataToFPGA [1];
온도 [8 *은 (i - 1)] = DataToFPGA [2];
온도 [8 *은 (i - 1)] = DataToFPGA [3];
온도 [8 *은 (i - 1)] = DataToFPGA [4];
온도 [8 *은 (i - 1)] = DataToFPGA [5];
온도 [8 *은 (i - 1)] = DataToFPGA [6];
온도 [8 *은 (i - 1)] = DataToFPGA [7];나 = 내가 1;
(! DataValidToFPGA)
상태 = Spause;
끝
Spause : 시작
전 = 1;
DataValidFromFPGA = 1'b1;
상태 = Swrite;
끝
Swrite : 시작
(DataValidFromFPGA)
시작DataFromFPGA [0] = 온도 [8 *은 (i - 1)];
DataFromFPGA [1] = 온도 [8 *은 (i - 1)];
DataFromFPGA [2] = 온도 [8 *은 (i - 1)];
DataFromFPGA [3] = 온도 [8 *은 (i - 1)];
DataFromFPGA [4] = 온도 [8 *은 (i - 1)];
DataFromFPGA [5] = 온도 [8 *은 (i - 1)];
DataFromFPGA [6] = 온도 [8 *은 (i - 1)];
DataFromFPGA [7] = 온도 [8 *은 (i - 1)];나 = 내가 1;
끝
경우는 (i == 6) DataValidFromFPGA = 1'b0;
끝endcase
끝
끝
endmodule