S
sebmaster
Guest
안녕하세요,
그게 런타임 '에서 배열의 크기를 지정하려면'(IM을 합성하는 추측을하실 수없습니다 수집 아마도 현실 VHDLs '런타임') VHDL입니다.
나는 내가 두 정수를 전달하려는 '프로그램'설계 subprogram, 그것을 처리하지 필요한 경우, 다른 정수의 배열에 추가합니다.
건, 내가 10 수있는 방법을 내가 가지고가는 많은 이들 쌍 모르겠 1000 (또는 그 이상있을 수있습니다) 입력의 FPGA 뭘 받는지에 (그 시도 실천하지 않는 이러한 예측에 따라 다름)입니다
내 상황에서 최선을 연습, 물론 난 그냥 20 정수의 배열을 만들 수도 있지만 상당히 안 ID입니다!
그게 런타임 '에서 배열의 크기를 지정하려면'(IM을 합성하는 추측을하실 수없습니다 수집 아마도 현실 VHDLs '런타임') VHDL입니다.
나는 내가 두 정수를 전달하려는 '프로그램'설계 subprogram, 그것을 처리하지 필요한 경우, 다른 정수의 배열에 추가합니다.
건, 내가 10 수있는 방법을 내가 가지고가는 많은 이들 쌍 모르겠 1000 (또는 그 이상있을 수있습니다) 입력의 FPGA 뭘 받는지에 (그 시도 실천하지 않는 이러한 예측에 따라 다름)입니다
내 상황에서 최선을 연습, 물론 난 그냥 20 정수의 배열을 만들 수도 있지만 상당히 안 ID입니다!