EDABoard.com에 오신 것을 환영합니다! 국제 전자 토론 포럼 : EDA 소프트웨어, 회로, 회로도, 서적, 이론, 논문, asic, pld, 8051, DSP, 네트워크, RF, 아날로그 디자인, PCB, 서비스 매뉴얼

Register Log in

-"대체 VHDL에서 동적 배열

S

sebmaster

Guest
안녕하세요,

그게 런타임 '에서 배열의 크기를 지정하려면'(IM을 합성하는 추측을하실 수없습니다 수집 아마도 현실 VHDLs '런타임') VHDL입니다.

나는 내가 두 정수를 전달하려는 '프로그램'설계 subprogram, 그것을 처리하지 필요한 경우, 다른 정수의 배열에 추가합니다.

건, 내가 10 수있는 방법을 내가 가지고가는 많은 이들 쌍 모르겠 1000 (또는 그 이상있을 수있습니다) 입력의 FPGA 뭘 받는지에 (그 시도 실천하지 않는 이러한 예측에 따라 다름)입니다

내 상황에서 최선을 연습, 물론 난 그냥 20 정수의 배열을 만들 수도 있지만 상당히 안 ID입니다!

 
N

news

Guest
Dropbox to popularna usługa udostępniająca przestrzeń dyskową na serwerach na pliki internautów. Pamiętaj, że przez zastosowanie kilku prostych działań możesz znacząco zwiększyć bezpieczeństwo swoich danych.

Read more...
 
M

mpatel

Guest
안녕,

내 경험에, 배열의 깊이에 따라 런타임에 변경할 수없습니다.디자인 고정 깊이와 합성되며, 단 한 번에 할당할 리소스가 정의되지 않았습니다.

우리는 또한 유연한 신호의 길이와 같은 것을 시도해야 / 변수.하지만, 난이 사건에 무슨 생각을 수있는 외부 메모리 (SDRAM을)과 루프를 다시 디자인에로 배열 값을 덤프 수있습니다.거기에 많은 FPGA의 위치에있는 보드 RAM 및 플래시 메모리.귀하의 SDRAM 및 실행됩니다 VHDL 내부 신호에 의해 제어됩니다.

난 희망을 작동할 수있습니다.그렇다면, 내가 결과를 알려주시기 바랍니다.나는 또한 그것을 평가하고 싶습니다.

안부
mukesh 파텔 (씨 - 디지털 커뮤니케이션)
-------------------------------------------------- ------
Enginner -의 FPGA 및 시스템 설계
(R & D에의 DSP 및 통신 시스템)
-------------------------------------------------- ------

 
S

sebmaster

Guest
안녕하세요 mpatel,

네, 확실히 어떤 변수의 크기처럼 보이는 VHDL에서 노 블로거입니다.

불행히도 외부 RAM이 나를 위해, 난 MegaWizard에서 램 블록을 내장했다 찾고있는 옵션이없습니다.

나는 다양한 크기의 블록으로 몇 가지 디자인을 볼 컴파일에 포함되어있는 것 같아요 내가 얼마나 다른 단어와 함께 사용하는 것이 중요 로직 많이.

이 있지만, 그냥 1000하거나 배열의 크기를 설정하기 위해 아무 차이와 내 문제가 무엇입니까?하루의 마지막 논리의 비슷한 금액, 메신저 제가 어떻게 acctually 액세스하려는 내 요소의 많은 결정 - 자사 그냥 교환 카운터에 사용할 수 이후 처리 능력을 구하지 못해하는 데 사용됩니다 고약한보고 "의 범위는 1 에 10000 "다른 프로그램에서 메모리를 관리하는 데 오버헤드가있습니다.

지금 메신저 내 몇 천년 ints 필요로하는 또 다른 해결책을 시도에서 (보다 쉽게 저장 완료했다!)하지만 난 아직 패키지의 인스턴스의 배열이 필요하지만, 이러한 낮은 충분한 개수의 난 그냥 고정된 크기를 만들 수있을 것입니다 배열 아무리 나쁜 것 같습니다.

만약 내가 아무것도 같이 내가의 성능 무슨 생각하는지, 또는 드리겠습니다.

당신이하더라도 적어도 지금은 내가 어떻게하는지 알아 내려고 중지 알아요 작동 해봤어! 내 얘기에 게시된 기뻐요

 
Toggle Sidebar

Welcome to EDABoard.com

Sponsor

Top