가 필요> opamp에 대한 이득을 도와 -

[PaloAlto]

내가 여기 있다고 생각 일이 내가 할 수있는 무엇을 알

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="매우 행복" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="매우 행복" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="매우 행복" border="0" />

적어도 나는 전에 같은 문제를 가지고 있었 또한 0.18를 사용하여 타워를

기생 성분이 있어야 변경되지 직류라고 확인을들은대로, 모든 처음의 응답을 너무 거기에 뭔가 잘못 됐어.이해가 제안 할 당신이 추출, C 또는 대신 연구, RC는 할 lvs_extract, 그래서 뭘 한 출신으로 네트리스트와 같은이 정확해야합니다 설계도 저, 비교 2 문제를 알게되지만 당신은 추출 도구입니다.

내 경우에는, 문제는 시간이되었다 그 트릭을 저장하기 위해 사용하는 정맥 주사 : 그것은 트랜지스터의 그룹을 만들어와 블록으로 그들을 고려, 게이트에 대한 예를 들어 낸드.내 경우에는, 같은 낸드 게이트 압축이 풀린 cascoded 현재의 거울, 그래서 연결 및 확인 아니었 그들이 제대로 연결되었습니다 없습니다.여기서 무슨 일을해야 스위치가 포함됩니다.내가 이름을 정확하게 기억하지 않지만 thelike 무언가 또는 "입구를 연결하지 마십시오"처럼 사용할 수 뭔가.

어쩌면 그게 당신의 경우가 아니지만, SCH하는 좋은에서 네트리스트를 생성하는 아이디어 레이아웃과 함께 비교에서 추출한 하나.

행운을 빌어요!

 

[lhlbluesky]

모두 감사하지만, 어떻게 할 수가 lvs_extract?추출는 'RC 그것은 상응하는'아니라고?

게다가, 제가 몇 가지 포인트를 찾을 수 :
일부로 그림 표시, 왼쪽 opamp cascode 무대의 망원 nmos 쌍 중 첫 번째는 2, AB를 쌍의 nmos 끝에있는 소스 꼬리 현재, 그리고 그들은 모두 GND에 연결의 V1 V2는 cascode 처음입니다 출력 무대, 또한 두번째 단계는 입력의 표시로 오른쪽 부분.1 simualtion, 난 연결할 빈 에 VCM 브이에 사전 (교류)와 빈 - AC에게 VCM - 1V (), 직류 시뮬레이션 보여준다의 V1 = V2의, 벤처 = VD;, 두하지만 라인 GND 정보로 인해 현재에 입니다 거기 버지니아 저항 사이 0.6mV 버지니아 =, 및 B) 및 VB에서 = 0.9mV; 때문에 VB에서이보다 큰 (전압이 달라 AB를 중의 V1 그래서보다 VD는보다 큰 벤처가 (약 10mV), 크고 V2는있다 (약 800mV); 따라서, PMOS 트랜지스터 위의 V2의 상단 게인 및 DC 입력 triode 영역을 많이 감소; 때, 레이아웃을 향상시킬 i와 0.03mV에서 0.3mV로 VB에서 전압 차이를 사이에 감소와 버지니아, 워싱턴 증가했다 30dB의 증가,하지만 여전히 많은 예상보다 적은 있지만, 버지니아 수 있도록 정확하게 VB에서 같아질 때 괜찮다는, 아주 어려운?난, 분명히 생각을 안 할 것인지 나도 알아하지만 난 당신의 제안을 기대하는 답변과.모두 감사.
미안하지만, 당신은 첨부 파일이 필요합니다 보려면 로그인을에

 

[JoannesPaulus]

이러한 트랜지스터는 interdigitated해야합니다.그렇다면 어떻게 당신의 소스 차이점은 전압 영)이 될거예요 (거의.당신은 증폭기 망원해야 트랜지스터의 모든 않도록합니다!

 

[lhlbluesky]

내가하지만, 만든 이들 트랜지스터는 interdigitated 여전히 문제가 위.이제 (0.03mV) 작은 전압 차이가 매우 사이에 이미와 B,하지만 2 단계 opamp 전체의 DC 이득의 시뮬레이션이 아직 - 중고에 비해 훨씬 작고, 다른 방법은?감사합니다.