XSA 50 자일링스는 ISE 7.1i와 함께"도움말

[magnetra]

그러나 내 디자인의 비트 파일을 생성, 난이 경고가있어
코드 :

DRC는 러닝.

경고 : PhysDesignRules : 372 - Gated 시계.
시계 그물 XLXI_23/_n0000 공급됩니다

조합 핀있습니다.
상황이 좋지 않아 디자인을 연습합니다.
가전 핀을 사용하여

플립 - 플롭로 데이터의 로딩을 제어합니다.

DRC는 0과 1 경고 오류가 감지되었습니다.

비트지도 만들기 ...

에서 저장 비트 스트림을 "dsss.bit".

비트 스트림 생성이 완료됩니다.

 

[Guest]

[No message]

 

[wolfheart_2001]

당신을 활성화 / 비활성화하여 디자인의 시계를 ... 그리고 당신 사용) 대신에 핀 가전 (클럭을 사용하는 컴파일러는 조언을 ... 그래서 만약 당신이 귀하의 디자인을 넣어 그것을 더 나을 것이라고 생각하는 또 다른 의미 combinational 회로를 사용 포럼이 경고가 어디에서 와서보고

 

[magnetra]

고마워, 내가 직접 그 문제를 해결.
난 일부 (설계 규칙 체크) 콩고 위반하는 경향이 그 모든 VHDL 코드를 합성하는 알고있습니다.문제는 DRC는 위반했다.이제 내가 해결, ckt 괜찮 노력하고있습니다.

남