Vsource의 CDF에 모델 이름이있다

[jing.tutallinn]

난 종지에있는 표준 전압 소스 모델 (vsource)에 따라 전압 소스 모델 (vsrc 이름) 설립. 내 몬테카를로 분석에 사용하고 싶습니다. 하지만 그렇게 내 새로운 모델이 있습니다. scs 파일을 찾을 수 없습니다 vsource의 CDF에 모델 이름, 거기 인치 네트리스트를 만들 때, 내 회로의 전압 소스가 항상 vsource을 기반으로 만들어진 위치 :. 슬픈 : 아무도 날 도와 드릴까요?

 

[erikl]

[난] 원시가있을 [/ 난] [나] (analogLib vsource의 유령) [을 / 난] 네에서보기를 [나] [가 / 전] analogLib하십시오.

 

[jing.tutallinn]

감사합니다 그래, 내 analoglib에 원시 볼 수있다 나는 analoglib에있는 기호를 사용합니다. 내가이 몬테카를로 분석을 사용하여 이러한 전압 소스의 매개 변수 변화로 내 회로를 시뮬레이션하기 때문에 필요하지만, 그것을 기반으로 새 직장을 만들고 싶습니다. 아니 모델 이름이 상징 CDF에 빈, 그래서있다 난 할 수있어 입력이 나의 새로운 모델 이름과 내 전압 소스 인스턴스 analoglib의 모델에 기반을 만들어집니다. 나는 그것이 나의 모델을 기반으로 만들어가되고 싶어요.

 

[erikl]

난 당신이 [이 전] analogLib vsource의 전체 복사본을한다면 그것은 작동해야한다고 생각 [가 / 전] 계층 구조 ([나] [가 / 전] [내가 너에게] 기호, 도식처럼 필요한 모든 세포 전망 [/ 내가] [내가] 유령 [을 / [U로 난]) 를 다른 이름 를 가진 당신의 자신의 도서관 [/u]를 사용]을, 제가 제안거야. 그럼 CDF의 모델 이름을 변경할 수 있어야한다. 당신 안에 있으면이 작동하지 않습니다 [난] analogLib [가 / 전].