virtex4 DDR2 SDRAM을위한 MIG 디자인을 사용

[yasamin]

안녕하세요, 제가 디자인 엔지니어 오전, 나는 virtex4 DDR2 (미크론)에 대한 MIG 디자인을 사용하려면, 자일링스는 미그 컨트롤러를 제공하고, 전 미그 v1.72를 설치하고, 데이타 폭 8, DDR2 SDRAM 컨트롤러를 생성, 그것의 제공 시험 벤치는 (제가 DCM과 Testbench와 컨트롤러를 사용했습니다. 제가 ModelSim SE6.0a, "init_done"신호 시뮬레이션 설계가 활성화없는 경우 발생합니다. 초기화 시퀀스가​​ 수행됩니다 (이에 따라 자일링스의 XAPP702로). 교정 절차에 의해 시작 훈련 패턴 그게 (1010 ...) 끊임없이 요동 pattern.The 컨트롤러가 메모리에서 연속적인 읽기를 수행입니다.하지만 끝까지 결코 안된다!! 그래서 pattern_compare8 모듈 선량은 'COMP_DONE'신호 (이 신호를 주장하지 ) 항상 낮습니다. 컨트롤러는 교수형 것 또는 아이스크림 교정에 달라 붙. 도와주세요.

 

[yx.yang]

아마, RTL 시뮬레이션을 할 때 "아이스크림 교정"을 할 때 사용 LUTs에 대한 지연이 없습니다. 그래서 DQS 신호가 오른쪽 지점에 지연되지 않습니다. 나는 생각합니다.

 

[FvM]

나는 자일링스 코어 익숙하지 아니지만, 저도 수락하거나 실패와 보정 가끔 완료 것으로 기대합니다. 이것은 다른 공급 업체의 코어를 가진 적어도 경우입니다. 핵심 설명서는 이러한 것들을 명시해야합니다. 그것은 여러분들이 단순히 오래 기다리지 않아서 케이스, 수도, DDR2 보정 평소 시뮬레이션 시간 단위와 관련된, 매우 시간이 소모되는 동작입니다. 보정은 시뮬레이션되는 동안 커피를위한 시간 (최소 하나)가. 일부 코어가 시뮬레이션에서 하나의 비트로 교정을 줄일 수있는 옵션을 가지고, 아직 오래 걸립니다.

 

[yasamin]

나는 virtex4 위해 MIG 디자인을 사용 DDR1 (미크론) 전. 때 시뮬레이션 ModelSim SE6.0a있는 디자인, 그것은 괜찮다고하고 어떤 문제가 발생했습니다. 하지만 컨트롤러는 어슬렁 또는 DDR2를위한 아이스크림 교정에 달라 붙 보인다. 저는 시뮬레이션 400 우리를 기다립니다. 핵심 설명서는 보정 시간은 약 250us이다 명시돼 있기 때문에 그것은 충분히있다.

 

[venkatesankalidass]

yasamin 안녕, 나 또한 같은도하고 있지만 virtex-5에서 문제가 메모리 코드에 (마이크론 메모리 코어) 등 노송나무 메모리와 동일한 절차를 시도 걱정하지 마십시오 미그에 의해 genearted RTL에 전혀 문제가 없다고 신호를하면 더 이상 dobut 나를 09,943,589,300 안부를 venkatesan 연락 드리도록 할게요

 

[yasamin]

안녕하세요 난 당신의 제안 솔루션을 이해하지 않았어! : : ModelSim (하드웨에서)와 나는 단지 가상 설계. 나는 단지 미그에 의해 생성되는 메모리 모델을 사용하기 때문에 그래서 노송나무 메모리와 마이크론 메모리 사이에 서로 다른가 마련되어 있습니다. DDR2와 함께 문제를 해결 했나? 만약 좀 더 안내해 수 있습니까? 안부 주셔서 감사합니다