VHDL, Verilog 및 시스템 verilog의 비교

뚜렷한 comprasion. 감사합니다. Q : 당신이 아닌 알테라 프로젝트에 AHDL 사용에 대해 아십니까? VHDL / Verilog에 비해 그것은 syntesable 작품에 대한 더 usefull입니다.
 
그것이 알테라 도구에서 특정 알테라의 기본형과 동양을 사용하기 때문에 AHDL가 아닌 알테라 프로젝트에 사용할 수 없습니다. 아시다시피, 어떠한 제 3 업체 도구 AHDL를 지원 없음.
 

Welcome to EDABoard.com

Sponsor

Back
Top