VHDL 프로젝트 아이디어 (최종 ASIC 과정 projrct (

V

vahidkh6222

Guest
안녕 모두, 난 내 ASIC 설계 과정을위한 VHDL 프로젝트를 선택해야합니다, 이건 정말 상태 머신과 같은 간단한 구조물을 포함 계층을 뭔가를해야만한다 ... 그것은 CPU가 될 수 없다 ..... 어떤 아이디어?!
 
당신은 multiplyer, 또는 고급 가산기를 만들 수 있습니다 ... 대규모 프로젝트로 여러분은 컴퓨터 인터페이스 UART "범용 비동기 RX-TX"수
 
tnx aumeen하지만 wut는 고급 가산기입니까? 또한, 배율은 상태 머신을 포함합니까? 내가 곱한의 알고리즘 familliar 아니에요 ...
 
방법은 DRAM 컨트롤러 또는 UART에 대한
 
나도 몰라,하지만 내가 그것에 코스 fundumentals을 impleement 수있는보다 구조적인 뭔가를해야만한다고 생각해. u는 구성 요소의 계층 구조 (CPU, alu, 제어 장치, ...) 이런 좋은 아이디어 그걸로 CPU처럼 알고 있지만 나는 그들이 구조적인 것이보다 알고리즘에 의존 생각 ...
 
안녕하세요 아마도 당신은 TDMA와 같은 뭔가 멀티플렉싱있는 무언가를 만들 수 있습니다 ... 제가 멀티 플렉스 몇 가지 데이터 채널을 의미 ..... 또는 다른 아이디어는 특정 코드를 얻고 그 후 또 다른 조건이있는 경우에만 어떤 작업을 수행할 상태 머신과 프로그램을 구현하는 것입니다 ................ 안부.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top