-"VHDL 성명을 합성을 차단인가요?

[Guest]

난 "블록"모듈화 구조를 VHDL 성명을 사용하려고합니다.
신디사이저와 귀하의 경험 (디자인 컴파일러에서 관두 sinplify (시) rtus, 자일링스는 이세)입니다 합성에 대한 올바른 VHDL 성명을?

또한 "블록"문을 쉽게 VHDL과 Verilog 변환 도구를 Verilog로 변환될 수 있습니까?

많은 감사합니다,
맛

 

[Guest]

[No message]

 

[standardon]

성명 블록도 합성 수 없지만 당신이 방법을 사용해야할지 모르겠다, 아마도 신디사이저의 청산 원하는 게 아냐!