-"VHDL 및 Verilog Testbench

[ee_wmkab]

안녕하세요 친구,

내가 VHDL 및 Verilog 새입니다.아무도이 두 가지 방법을 lanuage에 Testbench 작성하는 방법에 대한 몇 가지 정보를 제공할 수 있을까요?

BR
키스

 

[Guest]

그것 VHDL 모듈을 수행할 수있습니다 당신은 Verilog VHDL 모듈 인스턴스를 직접 작성할 수있습니다.또는 viseversa.당신이 정기적으로 컴파일 ... 최고 수준의 정교한 Testbench .. simlate ...이 종지 미국 노스캐롤라이나에 대한 유효합니다 그냥 컴파일 ..
난 밖에 나가있는 기타 도구에 대해 알아

 

[pamulurureddy]

그냥 douglous 스미스에 의해 도서의 ASIC을 통해 이동하십시오.아주 좋은 당신은 한 번에 두 언어를 비교할 수있습니다.

 

[Renjith]

자일링스에서이 의사가 얼마나 효과적 testbenches 쓰는 방법을 보여줍니다.

h ** P는 : / / direct.xilinx.com/bvdocs/appnotes/xapp199.pdf

 

[r_p_sanna]

그냥 edaboard.com에서 책을 더 나은 예제를 얻을 것이다 Verilog 및 VHDL 전자책 죽 어서

 

[jitendra]

안녕하세요 키스,
조준 Testbench의 시험 (DUT)에서 장치의 기능을 확인합니다, 그래서 당신은 DUT에 대한 여러 가지 가능한 입력을 생성하고 DUT의 출력을 관찰해야합니다.확신 DUT를 올바르게 입력 DUT 제공을위한 것으로 출력 출력 비교하는 것입니다 행동하게 만드는 방법 중 하나.당신은 DUT를 생성하는 것으로 출력을위한 행동 모델을 사용할 수있습니다.
당신은 Testbench에서 DUT의 인스턴스 수 Testbench에서 입력 드라이브.

당신이 도서에 대한 자세한 설명을 참조할 수있습니다.만약 당신이 그것을 게시 할 몇 가지 구체적인 의심했다.

안부,
Jitendra

 

[Guest]

[No message]

 

[vibhute_r_p]

네 번째 책을 통해 foroum의 서적을 업로드 다운로드 섹션에서 aviliable입니다 testbanches writting 이동

 

[dr.farnsworth]

안녕하세요 ee_wmkab,
U 마를 생성하려는 시도가 자동으로 해당 사이트를 확인 Testbench

http://www.doulos.com/knowhow/perl/testbench_creation/<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />

 

[ee_wmkab]

친애하는 모든,

귀하의 소중한 조언을 주셔서 감사합니다.난 내가 Testbench에 대한 VHDL 및 Verilog의 도서를 찾을 것.감사합니다!키스

 

[sarath51]

"작문 시험을 벤치에"좋은 책을 읽기 및 implemration 방법 및 tecqniques이 많습니다

 

[Guest]

안녕,
당신은 제이 Bhaskar과 사미르 palnitkar 도서를 참조할 수있습니다.이러한 연구는 testbenches에 대한 몇 가지 정보가 책.관심 U 경우도 방문할 수있습니다
의 ASIC - world.com

 

[andonie12]

음, 디자인 Testbench 서면으로 그 자체를 디자인에 따라 달라집니다 귀찮은 일들이 생길 수있습니다.음, 만약 당신이 Testbench를 구축하는 방법을 학습에 대한 심각한 날 알아, 난 당신이 옳은 길을 보여주는 당신을 도울 수있게.

 

[for24866]

이 포럼에서 도서를 검색할 수있습니다.

1.기능성 검증 HDL을 모델 (로마)의 scaned. pdf 파일
2.Verilog HDL을 테스트 벤치 Primer.pdf
3.testbench.pdf를 작성하는 방법

 

[gaonkc]

당신은 "" "Testbench를 작성이 책을 볼 수있습니다"