VHDL 구현하여

A

ahmadagha23

Guest
안녕
무슨 virtex2 FPGA를위한 8bit 등록을 구현하기위한 VHDL 코드가 뭐지?
감사합니다

 
...<img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="혼란" border="0" />그 질문에 M8 ...VHDL이나 FPGA를 아키텍처에 대한 기본적인 지식이 많이 부족하다.알았어, 알았어, 내가 시작하고 우리 모두가 여기에있다 도움에 대한 답변을 몰랐어

<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="놀랐나" border="0" />난 당신에 대해 좀 읽어야한다 VHDL과 FPGA를하기 전에 코드에 대해, 당신은 자신을 쓸 수있는 코드를 요청하는 아키텍처를 생각합니다.이 문제에 대해 매우 좋은 책들과 그들이 많은 시간을 게시하고있다.

- maestor

 
ahmadagha23 썼습니다 :

안녕

무슨 virtex2 FPGA를위한 8bit 등록을 구현하기위한 VHDL 코드가 뭐지?

감사합니다
 
교대 등록이 p2s, P2P를, S2S, s2p인가?또는 특정 비트 예를 들어, 버전, 세트 간단한 등록 NMI 등?

 
a의 FPGA에 rgistered 로직은
버텍스 또는 기타의 FPGA에 대한 특별 건설하지 않습니다.당신은 합성에 사용하려는 언어를 당신이 .. sematics 알아야VHDL에는 문제가 있기 때문에이 자체가되는 일반적인 시뮬레이션 언어가없는 특별한 의미를 .. 언어 묵시적 수있습니다하지만 최대 합성 도구에 대한 묵시적인 등록 건설을
인식하는 것입니다.난 그 게시물을 했어, 몇 년 전에
.. 검색 .. 검색 내 친구 ..

 
안녕, 사랑하는 친구가 내 구조의 VHDL 코드를 알고 싶어 나는 그것에 plese 보면 첨부 파일은 VHDL 코드를 보내주이다, 그러나 VHDL 코드를 작성했을 때 난 내가 synplifypro으로 shematic syntisized different.I이며 합성됩니다 당신은 VHDL 코드를 보내이 shematic에 대한 귀하의 VHDL 소스 코드를 보내주 soon.please
yhanks

 
난 당신이 설계도 무관 ziped 안녕하세요 :귀하의 마지막 포스트 직후 새 게시물을 추가하지 마십시오!마지막으로 게시물을 편집하는 대신했다!다음번에 경고/ davorin

미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요

 
ahmadagha23 썼습니다 :

안녕

무슨 차이가 래치 및 등록?
 
살람,

다른 말로하면,

래치와 flipflop 레지스터 (기본 단위) bistable 스토리지 장치의 유형입니다.

방법으로 자신의 상태를 "Ramesh"변화에 대한 사용에 차이를 설명했다.

안녕

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top