Verilog / Simulink를 통합 시뮬레이션??

[vex_helix]

안녕하세요,

내가 Verilog Viterbi 디코더를 설계 및 기능을 확인할 자사에 testbench가 필요.난 정말 Verilog에 testbenches를 생성하고 싶지 않아요.나) 읽기 modelsim에 대한 링크에 대한므로 그냥 비트 또는? 확인 - 사실 확인 행동 MATLAB BER에이 / Simulink 않지만 그렇게 될 충분한 확인 funtionality을 찾을 (?이것은)는 무엇을하려고 내가 할 : (바이너리 발전기 -> 엔코더 -> 변조기 -> AWGN -> 복조 -> [Verilog 디코더] -> [Tx는 / Rx BER에 계산기] -> 디스플레이

들으 도움,
Wasay

 

[Guest]

[No message]

 

[anant]

한 시뮬레이션주는 u 것으로 예상된다 BER에 다음 u를 통해 UR의 경우.
u는 AWGN을 사용하여 간단 수 얽힘 인코더와 viterbi 출력을 위해 먹이.