Verilog>에서 모듈을 연관하는 방법?

[test_out]

안녕하세요, 인스턴트 메신저의 새로운 회로 설계.지금 내 프로젝트는 모듈을, 일부 이러한 모듈이 관계가있다.그럼 어떻게 함께 할 수 그들을 연관합니까?

감사

 

[jjww110]

제발 와이어를 사용하여 연결 함께 그들을!

 

[quan228228]

당신이 파일을 모듈해야 쓰기 - 서브 상단 파일을 결합하여.

감사합니다
/ 데이비드

 

[linuxluo]

안녕하세요
도서를 찾아 Verilog와보십시오, 그것은 디자인 능력에 근본의

 

[Guest]

[No message]

 

[Guest]

안녕

모듈에 최고의 submodules 전화 모두