VERILOG 및 VHDL 혼합 코드 계층 찾기

[pini_1]

안녕하세요 저는 혼합 verilog와 VHDL 디자인을 해석하고 표시하는 스크립트 디버깅에 도움이 필요합니다. 코드는 자유롭게 "http://bknpk.no-ip.biz/my_web/netlistConversion/vhdl_N_verilog_hierarchy_finder.html"에서 다운로드됩니다. 나는 게이트 레벨 verilog / VHDL로 intensivly 그것을 확인하지 않았다. 그래서, 만약 누군가가 테스트하고 피드백을 줄 수 ... 도움에 감사드립니다.

 

[enchanter]

그거 좋은 생각인데. "지원되지 않는 파일 형식 --------------------------------- : 나는 그것을 다운로드하고 실행할 수 있지만 가지고 시도해 오류 메시지가 ------- ". 나는 그것은 VHDL 파일에 주석을 식별할 수 없다고 생각한다.

 

[pini_1]

그것은 여러 파일을 나열 입력으로 파일이 필요합니다. verilog 그것을 기대합니다. 그리고 VHDL 그것을 예상하고있다. VHD 또는. VHD. verilog 여러 모듈은 이제 하나의 VHDL에 대해 하나의 파일에있을 수있는 내용.