Verilog - 디버깅

U

UFK

Guest
Hiii

4 파일의 날엔. 코드에 대한 부분을 특히이되어 노력을 실행할 수 있습니다.디버깅할 수있는 날 누군가가 도움을 주시겠습니까?그것은 다음과 같은 오류가 계속주는 나에게

모듈 <Test> 포트가 없습니다.난 있습니다. 날엔 파일 만든 다음과 같습니다 :

@ 002

11111111 01010101
00000000 10101010

@ 006

1111zzzz 00001111제발 좀 도와달라고.

 
제발 무엇을 어떻게 설명하려고하는 구만.귀하의 설명이 아무것도 말합니다.그리고 그것이 아니 디버그 코드를 추가합니다, 우리가 할 수없이.

 
hiii
인스턴트 메신저 정말 미안하다, 코드를 추가하는 메신저 깜빡 난 너무 강조했다.
그 다음과 같이 :

모듈 테스트;
] 7시 reg [이 7시] 메모리 [;
정수 나;

초기
시작

$ readmemb ( "init.dat", 메모리);
0은 (i =; 제가 <8; 전 = 내가 1)
$ 디스플레이 ( "메모리 [% 0D 관련] = % 아침"에, 난, 메모리 [나]를);
끝
endmodule

init.dat 파일은 아래에대로한다

@ 002

11111111 01010101
00000000 10101010

@ 006

1111zzzz 00001111

설명 :

뭘하려는 메신저 Verilog에 대한 이미지를 읽을 수 있습니다.그걸로 어떻게 알 수있어 메신저하지만 그것에 Verilog에서 MATLAB로 변환을 사용하는 이미지를 매트릭스 다음과 imread 사용하는 제안을.

진행에 도움을 주셔서 감사 해요 ... 제발 누군가가

 
감사합니다.그건 내 문제를 해결 했어요.하지만 그것은 파일에 대한 나의 init.dat 에러를 시작주고 나와 다른

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="슬픈" border="0" />

(

 
제발 그가에 대한 구체적인 자세한 오류.아마 우리가 너무들에 대해 할 수있는 일이 있습니다.

단어 경고 : 나는 의심 레지스터에 값을 저장할 수부터 Z 너!

 
감사합니다 도움을 위해.병이 여기에 약간의 일을하려는 인스턴트 메신저에 대해 구체적인 더.내 프로젝트가 있는지에 FPGA를 SPIHT 알고리즘을 적용에 대해.IM은 Verilog에서 파일을 읽을 이미지려고 애를 썼어요.나는 MATLAB에서 명령을 사용 imread의 매트릭스 변환하는 이미지로의 제안을 가지고 다음 계수 특정 문자열의 002 등을위한 @와 같은 주소를 저장하는 행렬로 값을 사용하여 파일에서 Verilog txt.

내가 하려던 매트릭스에 대한 미래의보다 큰 코드 예제는 내 init.dat 파일되었습니다.이제는 한 포기 다시 광장 내게 메신저 오류가 이상해.방법은?올린날짜 분 후에 2 :여기에 오류가있는 두 개의있어 내가

라인 28 : Value는 186,286,124 1 선 발견에 readmemb $ 작업 시스템의 호출이 아니라 이진 있습니다.
오류 : Xst : 2634 - "test.v"줄 29 : 조건을 위해 루프 정지 정적거나해야 의존에 대한 변수를 루프.

 
이러한 오류가있는 두있어 내가

라인 28 : Value는 186,286,124 1 선 발견에 readmemb $ 작업 시스템의 호출이 아니라 이진 있습니다.
오류 : Xst : 2634 - "test.v"줄 29 : 조건을 위해 루프 정지 정적거나해야 의존에 대한 변수를 루프.

 
첫 번째 오류 :에 아무것도 자네. 1의 날엔에 또는의 파일이 아니라 0?

두 번째 오류 : 당신은 루프 "에 사용한다"시작 "및" "는 지침을 가까이 끝"

인용구 :

은 (i = 0; 제가 <8; 전 = 내가 1)

시작

$ 디스플레이 ( "메모리 [% 0D 관련] = % 아침"에, 난, 메모리 [나]를);

끝
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top