verilog의 배열 구조를 초기화하는 방법?

Y

yuenkit

Guest
예를 들어, 레지 [7시] 가상 [0시 3분]; 1. 제가 가상 = 0에 요소마다 초기화 할 것으로 작업을 수행하는 방법에? 2. 나는 가상을 초기화하려는 것과 같은 가상 [0] = 2, 가상 [1] = 4, 가상 [2] = 1, 가상 [3] = 5. 하는 작업을 수행하는 방법에?
 
파일에있는 모든 값을 적어 $ readmemh 명령을 사용하여
 
$ readmemh 또는 $ readmemb이 합성되지 않습니다. u는 시뮬레이션 목적을 위해 사용할 수 있습니다. 어떻게 U 합성 부분에 실현하기? u는 합성에 대한 간단한 RAM을 설계해야합니다. Aravind
 
당신이 못 메모리를 등록 사용하는 경우, 초기화에 루프를 사용하시기 바랍니다!
 
나는 JJWW110을 이해 캔트. u는 간단한 예를 제공 할 수 있습니다. 감사
 
내가 jjww 말을 생각했다 [코드] 매개 변수 MEM_SIZE = 1024 등록 [7시] 가상 [0 : MEM_SIZE -1] 초기 (K는 = 0; K <MEM_SIZE - 1, K = K + 1)을 시작을 시작 가상 [ K] = 0; 월말 최종 [/ 코드]
 
이 맞습니까? 당신은 실제로 단일 비트 신호가 아닌 버스 신호로 가상 취급 것 같습니다.
 
방법에 대한 I는 가상의 비트 중 하나를 초기화하려면? 예를 들어, 0에 대한 모든 가상 배열의 비트 0을 초기화하고 싶어?
 
코드 : 매개 변수 MEM_SIZE = 1024 등록 [7시] 가상 [0 : MEM_SIZE -1] 초기 (K는 = 0; K <MEM_SIZE, K = k는 + 1)에 시작 시작 가상 [K] = 8'h00, 끝 끝
 
여부 등록 [7시] 가상 [0 : MEM_SIZE -1] 가상 그것이 램 메모리로 가져 가상 또는 verilog 자체의 이름으로 램 파일이합니까? 메신저는 512 X 8 RAM 라이브러리 (파일 이름 RAM512X8.v) 위의 같은 배열 구조를 사용하여 작성하거나 참여하는 방법 (RAM [7시] ---)를 갖는
 
@ 당신이처럼 비트 0을 intialize 수 weng, 파라미터 MEM_SIZE은 = 1024은 등록 [7시] 가상 [0 : MEM_SIZE은 -1] 초기 (K는 = 0; K <MEM_SIZE - 1, K = K + 1)를 시작합니다 시작 가상 [K] [0] = 0; 끝 끝
 
실제로 $ readmemh와 $ readmemb은 합성입니다. 같은 합성 도구가 프로 허용 Synplify 초기 만 기능에 대한 진술. 이건 내가 초기화 방법 예입니다 2-D 배열 가상 파일과 contents.txt :
Code: 
 등록 [31:0] 가상 [0:4095]; 초기 readmemh $ ( "contents.txt"가상)
이 경우, TXT 파일은 마법 문자가 있어야하고 모든 위치에 대한 내용을 가지고 필요가 없습니다. 예를 들어,이 같은 일이 첫 번째 위치를 초기화합니다 :
Code: 
 F3FA0B59
 
전 레지의 배열 [7시] 도착지 [15시] 루프에 사용?을 iniatialize하려면 사람이 좀 도와 ..................
 
[견적 = jhunjhun, 1090624] 내가 등록의 배열을 iniatialize하려면 [7시] 도착지 [15시] 루프에 사용? 사람은 제발 ..................이 0 또는 사람과 전체 배열을 초기화하려면 [/ 견적] 안녕 jhunjhun, 다음 방법으로 제시 방법을 사용할 수 있도록 jjww110 (위 참조). 당신은 파일의 초기화 데이터가 있다면, 당신은 작업 readmemh 또는 readmemb을 (너무 위 참조)을 사용합니다. 당신은 문제의 더 나은 사진에 대한 초기 내용의 예를 공유 할 수?
 
내 문제는 다음과 같습니다 등록 [7시] 도착지 [15시], 등록 번호 [7시] 나는, 등록 [1시] 상태로, 항상 @ (CLK) 2'b00 (주) 케이스를 시작 : 시작 / / arrary 도착지 초기화 / / 도착지
 
jhunjhun는 상태 머신을 기반으로 한 합성 메모리 초기화, 난 단지 해결 변수 i를 초기화하는 것이 좋습니다 것입니다.
Code: 
 입력 CLK, 재설정, / /​​ 선언 상태 매개 변수를 S0 = 0, S1 = 1, S2 = 2, S3 = 3, / /​​이 최대 주소 (덜 단어 수) 매개 변수 MAXADDRESS = 8'bFF를 선언, 매개 변수 FILLINGVALUE = 16'b0000, 등록 [7시] 도착지 [15시], 등록 번호 [7시] 나는, 등록 [1시] 상태로, 항상 @ (posedge CLK 또는 posedge 재설정)를 시작하는 경우 (재설정) 상태
 
감사합니다 .......... 하지만 난 도착지를 incrementeted으로 같은 배열에 데이터를 입력하려면
 
[견적 = AlvaroJ, 1065115] 실은 $ readmemh와 $ readmemb은 합성입니다. 같은 합성 도구가 프로 허용 Synplify 초기 만 기능에 대한 진술. 이건 내가 초기화 방법 예입니다 2-D 배열 가상 파일과 contents.txt :
Code: 
 등록 [31:0] 가상 [0:4095]; 초기 readmemh $ ( "contents.txt"가상)
이 경우, TXT 파일은 마법 문자가 있어야하고 모든 위치에 대한 내용을 가지고 필요가 없습니다. 예를 들어,이 같은 일이 첫 번째 위치를 초기화합니다 :
Code: 
 F3FA0B59
[/ 견적] K, 1 locatioin에, 어떻게 모든 메모리 위치를 초기화하는 방법 .....
 
알바로, 나는 나중에 1 년 이상이며, 내가이 같은 초기화 코드를 찾는 때 해당 게시물을 발견 한 "미래"세대 :)에만 게시하고 있는데 어쩌면 아주 작은 수 있도록 도움이 될 수 있다는 걸 알아요 기여도 : S1 상태에, 내가 테스트하는 더 나을 것 같아 I 는 같거나 더 큰 경우 MAXADDRESS 대신보다 같은 까지, 결함 허용을 향상시키기 위해 (MAXADDRESS 두의 힘이 아닌 경우). 같은 아마 뭔가 :
Code: 
 ... S1은 : 도착지 [I] = MAXADDRESS)가 시작 상태를 시작
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top