verilog에 파일을 포함

S

senddilu

Guest
verlog에서 파일을 포함, 전 테스트 모듈에 포함`사용하십시오. 내 목표는 compliling 동안 파일 '포함 "task_def.v"에 정의된 작업을 내가 모두 테스트 모듈과 task_dev.v Modelsim이 변수에 대한 오류를 많이보고 있습니다 컴파일 시도라고하는 것이었다 파일에 선언했다. 어떻게 문제를 해결려고합니다.? - 고마워 Senddilu을
 
만을 확인하는 작업 파일을 포함하는 파일을 컴파일
 
어떻게 도움을 주시기 바랍니다 verilog에서 파일을 포함하도록 ............. 내가 사용하는`있지만 포함 .........:(를 작동하지 그
 
당신은 시뮬레이션을 수행할 때, 당신은 또한 그것의 경로를 포함 추가해야합니다!
 
에서`당신이 컴파일 어디 디렉토리에 상대적인 유지 등이 있습니다.
 

Welcome to EDABoard.com

Sponsor

Back
Top