Verilog에 대한 reg>

reg이 값을 저장하는 데 사용되는 몇 가지는 입력 데이터.그들이 보유에 가치를 때까지 배치됩니다 값이 다른.

 
디자인에서는 디지털, 레지스터의 요소를 나타내는 메모리
디지털 레지스터는 가장자리 단계이나 필요 시계를 특정 상태에 자신을 작동 및 업데이트
레지스터는 Verilog에서 하드웨어 레지스터과 혼동해야하지
Verilog에서는 용어 레지스터 (reg)을 단순히 값을 보유하는 수단 수있는 변수를
Verilog가겠다 등록이 그물 필요가있을 구동처럼 하지마 및 클럭이 필요.레지스터의 값은 등록 할 수있을 언제든지 변경하여 새로운 가치를 가정 시뮬레이션에

도움이 되었으면 좋겠 이것은

 

Welcome to EDABoard.com

Sponsor

Back
Top