디자인에서는 디지털, 레지스터의 요소를 나타내는 메모리
디지털 레지스터는 가장자리 단계이나 필요 시계를 특정 상태에 자신을 작동 및 업데이트
레지스터는 Verilog에서 하드웨어 레지스터과 혼동해야하지
Verilog에서는 용어 레지스터 (reg)을 단순히 값을 보유하는 수단 수있는 변수를
Verilog가겠다 등록이 그물 필요가있을 구동처럼 하지마 및 클럭이 필요.레지스터의 값은 등록 할 수있을 언제든지 변경하여 새로운 가치를 가정 시뮬레이션에
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.