Verilog에서 해결

[mateushh]

그런 모습은 Verilog 코드 :
/ / "우리의 LED가 논리에 대한 그 이상을 선택합니다"신호를 활성화 만들기
/ / GBA 카트리지를위한 주소 공간 내에 주소를 우리의 LED가
/ / 등록할 수있습니다.여기에 우리가 0xffe200 선택했습니다.이 값을 받아 곱하다
/ /로 2와 추가 0x8000000 실제 주소로 익숙해져
/ / GBA 소프트웨어 (0x9ffc400).
LEDEn = 주소를
할당 [23시 8분] == 16'hffe2;
위의 발언은 무엇을 설명합니다.

통역은 X - HDL을 사용하면, 출력 코드처럼 생겼고 그 :
LEDEn <= to_bit (주소 (23 downto 8) = "1111111111100010");

또한 자일링스는 ISE 오류 표시 :오류 : HDLParsers : 3312 -에 c : / 자일링스 / moje_projekty / redgreenvhdl /../../../!!
라인 117 proba/proba3/RedGreen1.vhd. 않음 상징 'to_bit'.당신은 어떤 아이디어를 가지고 있습니까??

 

[Guest]

[No message]

 

[Guest]

이 to_bit 변환 기능 내장 VHDL - 비트 입력하도록 std_ulogic 또는 std_logic 값.
그것이 std_logic_1164 라이브러리에 포함되어있습니다.
이 라이브러리를 귀하의 코드에 정의되어 있는지 확인합니다.
그것이 당신의 디자인에있는 모든 신호를 std_logic 유형을 사용하는 것이 더있습니다.만약 당신이 할 필요가없고
그러한 전환 기능을 사용하는 것입니다.