verilog에서 작업을 사용하는 방법

[jay_ec_engg]

난 "abc.v"라고하고 "가"abc.v "를? 포함하여 cdf.v 파일에 전화로 별도의 작업 파일을 쓸 수 있습니다?

 

[freeinthewind]

솔직히 U는 조합 논리를 뒤집어 "작업"을 사용하는 것이 좋습니다하지 않습니다. 이런 방식으로 만들어진 회로는 효율이되지 않으며 속도와 지역의 개선을 누르십시오.

 

[semiconductorman]

네, U 그렇게 할 수 있습니다 .... 하지만 확실 U 시뮬레이션을 시작하기 전에는 작업 파일을 컴파일하고 상대 파일 이름을 지정하는 경우에도 다음의 디렉토리 + incdir + 또는 U 문제가있을 수 있습니다 포함되었는지 확인합니다.

 

[billjoy]

네, 당신은 이렇게하지만 와이어 / 등록 / 입력하도록 할 수 ... 작업이 포함되기 전에 decalred되었습니다.

 

[jay_ec_engg]

네, U 그렇게 할 수 있습니다 .... 하지만 확실 U 시뮬레이션을 시작하기 전에는 작업 파일을 컴파일하고 상대 파일 이름을 지정하는 경우에도 다음의 디렉토리 + incdir + 또는 U 문제가있을 수 있습니다 포함되었는지 확인합니다. 나는 기본 파일에 작업 파일과 같은 문제를 직면 오전 .. 메인 파일의 컴파일은보기 중에 그런 그들을 포함 수 없습니다 .... 말하는 문제 UR 뭐죠? 이 일이 무엇인가 생각하지만 어떻게해야할지 확실하지 IM ...