verilog로 SRAM을 종합

[blueinsky]

내가 TSMC의 90nm SRAM을 모듈의 라이브러리 파일이 있습니다. 도서관에서 전. dB 파일을 두 없습니다. 브이 파일을. . 브이 파일 중 하나는 RTL 수준에 있습니다. 내 디자인의 RTL 모듈을 사용하는 경우와 내가 dc_shell 그것을 종합하면 내 link_library에서. dB 파일을 포함 그래서 난 가정, 난 블랙 박스에 SRAM을 모듈을 합성 얻을 수있을 것입니다. 하지만 결과는 그냥 SRAM을하지 않고 그것을 합성. dB 파일을 같은 아직 등록 파일입니다. 제가 뭘 잘못 했나요?

 

[somg]

합성의 verilog 파일을 사용하지 마십시오. 그냥 링크. DB를