Jun 8, 2012 #1 S sampham04 Guest 안녕하세요, 제가 보통 Verilog 작업,하지만 난 VHDL에서 디자인과 testbench 있습니다. 누구나 Synopsys의 VCS와 VHDL 코드를 시뮬레이트하는 방법을 스크립트로 날을 제공해 줄 수 있습니까? 당신을 감사하십시오!
안녕하세요, 제가 보통 Verilog 작업,하지만 난 VHDL에서 디자인과 testbench 있습니다. 누구나 Synopsys의 VCS와 VHDL 코드를 시뮬레이트하는 방법을 스크립트로 날을 제공해 줄 수 있습니까? 당신을 감사하십시오!
