VCS 오류 : 정의되지 않은 시스템 작업 호출

E

edaboy8

Guest
저는 VCS에 testbench 시뮬레이트하기 위해 노력하고 있어요.그것은 있지만 간단한 DFF의 testbench 일부 벤처 투자자 어떻게 내게 주시는

오류 [UST] 정의되지 않은 시스템 작업 호출

정의되지 않은 시스템 작업 통화 '달러 vcdpluson'라는 오류 메시지
제발 '으로 다시 컴파일 - 디버그 _pp'옵션을 컴파일 시간.

내가 vcdpluson 달러를 정의했습니다초기시작$ vcdpluson ();끝참고 - vcdpluson없이 다 잘 작동하고 난 괜찮아을 작동 simv가.

난 파형을 확인하고 싶습니다 ...
문제가 그것을 라이센스.

 
안녕

두 지점이 알다시피해야합니다.

1.차단하기 위해서는 "모든 기능을 활성화하기 위해 초기 vcs"당신의 아주 초기에, 당신은 진술을 다음과 같은 것입니다 필요하다.

2.이 명령에서 사용 vcs
vcs - 아일랜드 - Mupdate 라인 verilog_filestnx

 
안녕

두 지점이 알다시피해야합니다.

1.차단하기 위해서는 "모든 기능을 활성화하기 위해 초기 vcs"당신의 아주 초기에, 당신은 진술을 다음과 같은 것입니다 필요하다.어떤 두 문장에 대해서 말을하는거야?2.이 명령에서 사용 vcs
vcs - 아일랜드 - Mupdate 라인 verilog_files

내가 할 줄 내 명령 사본이 정확히?"

"vcs - 아일랜드 - Mupdate 라인 verilog_files"" error

이것은 나에게주는 "알 수없는 옵션이
오류를 통과"tnx

 
당신은 다음과 같이해야한다 :
1.추가 "- PP"명령에서 vcs의 이런 : vcs - Mupdate - PP ...
2.testbench 추가 RTL 아래에 :
초기 시작
$ dumpfile ( "sim.vcd");
$ dumpvars;


그래서 당신은 sim.vcd의 파일과 이름을 흔들어 확인할 수 있습니다

 
안녕하세요,
사용자의 답변은 아래 참조 거짓말에 질문, 그 자체 :

edaboy8 작성 :

저는 VCS에 testbench 시뮬레이트하기 위해 노력하고 있어요.
그것은 단순한 DFF 오류 [UST] 정의되지 않은 시스템 작업 안내 방송입니다정의되지 않은 시스템 작업 통화 '달러 vcdpluson'라는 오류 메시지제발 '으로 다시 컴파일 - 디버그 _pp'옵션을 컴파일 시간.
참고 - vcdpluson없이 다 잘 작동과 내가 simv는 제대로 작동 얻을.내가 파형을 확인하고 싶습니다 ...

한번 라이센스 문제입니다.
 

Welcome to EDABoard.com

Sponsor

Back
Top