VCD 파도 뷰어가 표시하게하는 방법

F

fiw0000

Guest
std_logic_vector 신호의 모든 비트? 디자인은 VHDL에 있습니다. . VCD 파일은 Modelsim에 의해 생성되었다. . VCD 파일을 볼 수있는 VCD 파도 뷰어를 사용하는 경우, 그것은 모든 std_logic_vector 신호 0 비트를 표시할 수 있습니다. 문제는 무엇입니까? 여기에 대한 생각? 감사합니다
 
나는 리눅스 x86 플랫폼에 modelsim 버전 5.5d와 다음 코드를 했어요. 그것은 완벽하게 작동 확인! 당신은 UR 끝에 이것을 시도할 수 있습니다. [코드] 라이브러리 IEEE; 사용 ieee.std_logic_1164.all; 사용 ieee.std_logic_unsigned.all, 엔티티 카운터 포트 :); : std_logic에; 개수 : reset_n std_logic의 CLK 버퍼 std_logic_vector (0 downto 7));는 최종 카운터; 아키텍처 ; elsif clk'event와 CLK = '프로세스 (CLK, reset_n) 시작 - - 공정 카운트를하는 경우 reset_n = '0'다음 비동기 리셋 (낮은 활성) 계산 '0 ') 계산을 행동 - 카운터의 동작이 시작됩니다 1 '다음 - 상승 클럭 에지 카운트
 
WaveVCD 도구를 사용하여 버그 / 이슈 것 같은데 - 왜 GTKWave하지 또는 Modelsim의 파형 뷰어를 사용합니까? 아지 [인용 = fiw0000] 안녕하세요, nand_gates, 난 카운터 디자인을했지만, 난 여전히 카운터 (0)보다 카운터의 다른 비트를 볼 수 없습니다. 제가 사용하는 VCD 뷰어 H ** P에서 다운로드할 수 있습니다 : / / www.iss-us.com/wavevcd/ wlf로 생성된 VCD를 변경하고 modelsim하여 볼 수 Modelsim에서 제공하는 vcd2wlf를 사용하여 전혀 문제가 없습니다 카운트 신호 -. 모든 비트가 표시될 수 있습니다 [/ 인용]
 
이것은 파도 VCD 뷰어의 버그로 보인다. VCD dumpfile에 modelsim 덤프에게 std_logic_vector의 개별 비트를 처리하고 있지만, 파도 VCD 뷰어 이해할 수없는 어떤 정보. 당신은 더 나은 gtkwaves에 대한 이동합니다.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top