TSMC 28nm에 폴리 잘라

S

srihari465

Guest
안녕 모두, 현재 제가 TSMC 28nm 공정을 조사 중이고, 누구나 컷 폴리 레이어의 사용인지 알 수 있습니까?? Sreeharii을 감사합니다
 
나는 두 패턴 리소그래피와 함께 할 수있는 뭔가 것 같은데.
 
TSMC의 28nm에 더블 패터닝이 없습니다. 컷 폴리는 같은 크기로 자신의 폭을 절단하여 좁은 폴리 모양을 (짧은 트랜지스터 용) 정렬하기위한 것입니다. 나는이 같은 너비 것이다 이웃 폴리 모양으로 리소그래피 프로세스가 필요합니다 생각합니다.
 
예, 그것의 세르지오가하는 말 올바른, TSMC 28nm는 더블 패턴 Lithography.But 컷 마스크를 사용하지 않는 것은 DPL으로 만 사용됩니다. 당신은 정확히 TSMC의 28nm에 사용되는 리소그래피 프로세스 무엇인지 알 수 있습니다. Sreehariii을 감사합니다 .......
 
당신은 컷 마스크가 DPL에서만 사용되는 하시겠습니까? 난 아니야.
 
[견적 = EmilioSergio, 1148452]이 (가) 당신이 컷 마스크가 DPL에서만 사용되는 하시겠습니까? 난 아냐. [/ 견적] I 더블 PO의 patterning ','m 확실하지 않은 ..하지만 TSMC 28nm PDK는 CPO 같은 언급에입니다 '
 
아니, 그것은 멀리 기억으로 "더블 PO 판"레이어로 언급되어 있습니다. ;)
 
[견적 = EmilioSergio, 1149302] 아니, 그것은 멀리 기억으로 "더블 PO 판"레이어로 언급되어 있습니다. ;) [/ 견적] 그래, 바로이 '더블 PO의 patterning'로 언급 ...........
 
그럼 우리가 다른 TSMC 28nm 공정을 사용 ... (하지만 솔직히 난 믿을 수 없어)
 
[견적 = EmilioSergio, 1149372] 그럼 우리가 다른 TSMC 28nm 공정을 사용 ... (하지만 솔직히 말해서, 난 믿을 수가 없어) [/ 견적] 디자인 규칙 문서의 21 페이지를 확인하십시오.
 
흠, DRD 내가 선택한 레이어 사용 문서 사이에 조리가 서지 않음이집니다. TSMC28nm에 더블 패터닝은 내가 아는 한 없습니다 때문에, 나는 레이어 사용 문서를 신뢰하고 ​​DRD에서 레이어 설명에 실수라고 가정합니다.
 
예, 그 두 PO의 patterning [COLOR = "실버"] --- 업데이트 --- [/COLOR] 안녕하세요, 당신은 28nm process.I에 관한 일부 문서에 현재 작업하고 도움을 많이 difficulty.Hope에 직면하고있어 주시겠습니까 . 감사합니다.
 
[견적 = Prashanthanilm, 1153337] 그래, 그 더블 PO의 patterning [COLOR = "실버"] --- 업데이트 --- [/COLOR] 안녕하세요, 당신은 28nm process.I에 관한 일부 문서를 공유 주시겠습니까 현재 작업하고 있고 도움을 많이 difficulty.Hope과 마주보고 있습니다. . [/ 견적] 넵 감사의는 레이어 사용 설명 파일의 DRD와 '폴리 더블 컷'에서 '더블 PO의 patterning'로 언급. 당신이 원하는 모든 정보를 포함하고있는 디자인 규칙 문서를 읽어보십시오 ....
 
컷 폴리는 셀 간격을 줄이기 위해 사용됩니다. 대신 컷은 폴리를 사용하여, 일반 DRC 규칙을 따르는, 당신은 따라서 폴리 간격 규칙 요구 사항을 감소 사이에 삽입 컷 폴리와 두 장치 사이에 공유 한 폴리 할 수​​ 있습니다. 나는 TSMC는 폴리 게이트를 잘라낼이 레이어를 사용합니다 생각합니다.
 
나는 DFM DRM 이외의 문서, ... 거친 및 간단한 설명을 제공하는 데 사용되는 문서를 의미
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top