synthsize 방법이 무엇입니까?

[uckingcu]

항상 @ *
시작
wr_rd_xfer은 [4시] = 5'h00;
0 = 용 (정수 내가; 전 <4; 난 )
시작 (data_sel [내가])하는 경우
wr_rd_xfer가] [4시 [4시]을 = wr_rd_xfer [4시] | get_xfer [난];
끝
끝
data_sel 신호는 하나의 뜨거운.

내가 DC에있는 오류를 좀 해달라고하고 시뮬레이션에 훌륭한 작품도 (이 SV로 컴파일됩니다.)수있는 사람은 논리를 설명하는 방법의 DC가 unrolls 루프를 이것 synthsizes?

 

[randyest]

그것은 진짜로 필요하지 않습니다 "풀다"루프.루프 카운터 수있는 논리가 쉽게 구현합니다.생산 레벨 네트리스트 - 타고 모양의 게이트와 작동이 될거야 방법.

 

[jassen]

이 코드는 직류에서 합성되지 않습니다.그들은 시뮬레이션을하는 단지.당신이 원하는 루프를 풀다, 당신가 SYN을 생성해야하는가 사용할 수 있습니다.

 

[jbeniston]

둘 이상의 답변은 넌센스입니다!

이것도 반복 고정 번호가 쉽게 꽤 풀다 루프 합성기는 것입니다.

당신은 어떻게되는지 생각을 얻을 수, 스스로 그것을 unrolling 있습니다.예
코드 :wr_rd_xfer은 [4시] = 5'h00;

(data_sel면 [0])

wr_rd_xfer은 4시] = wr_rd_xfer의 [국가 4시의 [| get_xfer를 [0] [4시]];

(data_sel면 [1])

wr_rd_xfer은 4시] = wr_rd_xfer의 [국가 4시의 [| get_xfer [1] [4시]];

(data_sel면 [2])

wr_rd_xfer은 4시] = wr_rd_xfer의 [국가 4시의 [| get_xfer을 [2] [4시]];

(data_sel면 [3])

wr_rd_xfer은 4시] = wr_rd_xfer의 [국가 4시의 [| get_xfer [3] [4시]];

 

[Guest]

[No message]

 

[randyest]

jbeniston 작성 :

둘 이상의 답변은 넌센스입니다!그것은 반복의 고정 번호가 같은 합성기는 아주 쉽게 루프를 풀다 것입니다.당신은 어떻게되는지의 아이디어를 얻을 수있는, 스스로 그것을 unrolling 있습니다.
예