Synopsys 병역 도움말!

H

heartfree

Guest
안녕하세요 여러분, 내가 형식에 대한 문제를 만났습니다. 여기 설명은 다음과 같습니다 등록 dout_reg, 등록 [41:0] scan_sig, 등록 [5시] shift_count, 항상 @ (negedge resetn 또는 posedge CLK)가있는 경우 시작 ................ . 다른 dout_reg
 
내가 이해할 수있는 건, dout_reg는 단일 비트 레지스터이며, 당신은 dout_reg에 0에서 41 모든 비트 위치의 가치를 전달하고 있습니다. 비트 위치 41을 초과하면 41를 초과하는 비트 위치가 존재하지 않기 때문에 자연스럽게, 형식 오류가 표시됩니다. 해결 41가 사용되는 때까지 만 값을 확인하고 일정한으로 나머지 부분을 연결하는 귀하의 제약에 다른, if 문을 가지고 있습니다.
 
당신은 shift_count 41을 초과하지 않는지 확인하지 않는 한 귀하의 shift_count 예를 보호하지 않는 한, RTL은 100 퍼센트 정확합니다. 그래서, 마찬가지로 RTL에 s'thing 넣어 (shift_count> 41) 다음 shift_count = 0 END IF; 당신은 형식을 운영하는 경우 자, 실패해서는 안됩니다. 이 도움이되기를 바랍니다, KR, AVI http://www.vlsiip.com
 

Welcome to EDABoard.com

Sponsor

Back
Top