STA 문제와 만남

[Fahmy]

안녕 모두,
제가 만남 SoC STA 문제를 함께 오전 발생한.

오전 작업에서 나는 디자인, 논리적으로 몇 주도 일부 레지스터는 리셋과 세트 모두.이 논리는 시계에 의해 실행 할 수.이 논리는 시간에 설계 방법 보장 그 세트 중 유일하게 그들 (두하거나 활성 재설정) 수 있습니다.그러나 만남 사실이 아니에요이 위반이 확실 가장자리)은 내가하지 않는 클럭 동일 주도로 (인식 논리 재설정 관계를 보고서와 사이에 두 개의 신호 위반으로 인해 설정에 동시 둘다 deassertion.

제 질문은 위반입니다이 유형을 거기 폐기 도구를 지시 수있는 전 작품으로?또는 STA를 하는것에 고려 논리 함수를?(진짜 타이밍을 확인 수없이 다른 어떤 해제)

베스트 감사합니다
Fahmy

 

[Guest]

이것은 기초 플롭에 따라 수표를 비동기 비활성화됩니다.난하지만 정확한 구문을 잊지 이런식으로, 뭔가이 ...

set_disable_timing -에서 설정]으로 재설정 [get_lib_cell 팔딱 거려 *
set_disable_timing - 기본값으로 되돌]로 설정 [get_lib_cell 팔딱 거려 *

 

[Guest]

[No message]

 

[Fahmy]

안녕 셸비
도움 감사합니다.경로를 재설정하도록 설정에서 볼 수 있지만 불행히도 그것은하지 않는 도구가 있기 때문에 작동하지 않았어요.그것은 다른보고와 설정에 대한 경로입니다 운전에서 시계 하나 경주 같이 combinational 논리를 재설정 동일에서 시계.

.. 타이밍 검사를 설정 하나의 거짓에 대한 실제 경로를 다른이 두 가지 경로를 숨길 수있다생각 해 또 다른 당신이있어?

 

[shitansh]

당신은 체크를 해제해야 설정 제거 및 재설정 및 복구 적절한 하나를 수행하여 한.

HTH
Shitansh

 

[Guest]

Fahmy 님이 작성 :

안녕 모두,

내가 SoC 만남으로 STA 문제가 발생한입니다.내가 맡은 오전 디자인에는 모두 설정하고 몇 가지 논리에 의해 주도 재설정 몇 가지 레지스터가 있습니다.
이 논리는 시계에 의해 게재하실 수 있습니다.
이 논리는 방식으로 그 보장 단 하나 그들 (중 설정하거나 재설정의) 적극적인 한 번에 수 있도록 설계되었습니다.
그러나 만남은 위반을 모두 설정하고 (같은 클럭 에지에 의해 구동)을 나는이 위반 사실이 아니라고 확신합니다 재설정의 동시 deassertion로 인해 두 신호 및 보고서 사이의 논리 관계를 인식하지 못합니다.제 질문은 거기에 어떤에 의해 내가 위반 이러한 유형의 폐기 도구를 지시 할 수있는 방법은 무엇입니까?
아니면 논리 함수를 STA를 고려해야 할 일을?
(실제 수있는 다른 타이밍 체크를 해제하지 않고)베스트 감사합니다

Fahmy

 

[Guest]

Fahmy 님이 작성 :

...
도구를 재설정하도록 설정에서 경로가 표시되지 않습니다.
그것은 함께 하나의 시계 설정 combinational 논리를 운전에서 다른 경주하는 경로를 보면 동일 클럭에서 재설정하는 것입니다.

 

[muhammadbenali]

반대 - 바이스 시도 set_multicycle_path을 사이에 설정하고 리셋 신호와

 

[Fahmy]

셀비가 옳았어.다음 명령은 문제를 해결할 수

set_disable_timing -에서 설정]으로 재설정 [get_lib_cell 팔딱 거려 *
set_disable_timing - 기본값으로 되돌]로 설정 [get_lib_cell 팔딱 거려 *난 그들 중 사용하는 대신 false_path 설정하고 그들이 만남에서 작동하지 않았어.