N
neerajgoyal
Guest
내가 기억하는가 FIFO에서 SRAM을 오전 데이터를 읽고 저장하는 작업에 대한 프로젝트 관련 데이터를 다음)과 semiconsuctors 노송나무 (SRAM을합니다.내가 Verilog에 주어진 사양을 SRAM을 사용하여 데이터를 오전에 쓸 수 없습니다.전에이 사람은 문제를 다른 사람이 직면.제발 가이드.의 긴급.
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
G
Guest
Guest
[No message]
F
funster
Guest
인터페이스 만들어 debussy 만약 당신이와 함께 SRAM을 신호를 당신이 볼 수 있습니다. fsdb 파일을.
해당 원인을 루트되어야 어떤 파형 추적 잘못하고 실마리를 찾을 수 있습니다.
최고의 안부neerajgoyal 작성 :
내가 SRAM을 (노송나무 semiconsuctors) 및 다음 FIFO가 기억에 SRAM을에서 데이터를 읽을 데이터를 절약과 관련된 프로젝트에서 작업입니다.
내가 SRAM을 Verilog에 주어진 사양을 사용하여 데이터를 쓸 수 없습니다입니다.
아무에게도이 문제를 이전에 직면하고있다.
제발 가이드.
의 긴급.
해당 원인을 루트되어야 어떤 파형 추적 잘못하고 실마리를 찾을 수 있습니다.
최고의 안부neerajgoyal 작성 :
내가 SRAM을 (노송나무 semiconsuctors) 및 다음 FIFO가 기억에 SRAM을에서 데이터를 읽을 데이터를 절약과 관련된 프로젝트에서 작업입니다.
내가 SRAM을 Verilog에 주어진 사양을 사용하여 데이터를 쓸 수 없습니다입니다.
아무에게도이 문제를 이전에 직면하고있다.
제발 가이드.
의 긴급.
E
echo47
Guest
뭐가 잘못된 RAM이 간 때에 쓸려고?
VHDL 아님 HDL과 같은 Verilog를 사용?
어떻게 사용하는 당신은 유형의 FPGA를은 / CPLD는?
어떤 종류의 SRAM을?
자일링스를 사용하고있다면 당신은, 그들이 메모를 가지고 여러 SRAM을 인터페이스 애플 리케이션 :
http://www.xilinx.com/xlnx/xweb/xil_publications_display.jsp?category=-1209898
VHDL 아님 HDL과 같은 Verilog를 사용?
어떻게 사용하는 당신은 유형의 FPGA를은 / CPLD는?
어떤 종류의 SRAM을?
자일링스를 사용하고있다면 당신은, 그들이 메모를 가지고 여러 SRAM을 인터페이스 애플 리케이션 :
http://www.xilinx.com/xlnx/xweb/xil_publications_display.jsp?category=-1209898
N
neerajgoyal
Guest
SRAM을의 RAM입니다 사이 프러스 반도체 32 비트
FPGA가 자일링스 스파르탄 -3입니다
내가 사용하고 Verilog
문제는 SRAM을입니다 FRM은 이미지 나는 독서 카메라를 그것을 쓰기 및 흑백 비트 8 출력은 쓰기입니다 FPGA를 그래서 난 FSM 있도록 픽셀에 대한 올바른 기다려 그 후 카메라 쓰기 유효한 이후 픽셀을하는 SRAM을하지만 비트입니다 32 그래서 4 년주기와 FSM이 사이클 4 전 오전 사용에 대한 카운터를 기다립니다 1 일까지의 SRAM을 주소를 증가입니다.제가 문제를 직면하고있어 각각 래치의 변수 주소 이들에게 가치를 정의하기 위해 오전되지 못할 때 이후로 난 카운터 기본 할당하지 내가 할 수있는 또 이들과 가치를하는 경우 명세서 및 케이스 명세서.
내 생각에이 문제를 일으키는 주요이다 어느입니다.제발 좀 도와달라고.
BTW 방법을 만들 수 있습니다. fsdb 당신이 파일에서 언급한 바와 같이.
FPGA가 자일링스 스파르탄 -3입니다
내가 사용하고 Verilog
문제는 SRAM을입니다 FRM은 이미지 나는 독서 카메라를 그것을 쓰기 및 흑백 비트 8 출력은 쓰기입니다 FPGA를 그래서 난 FSM 있도록 픽셀에 대한 올바른 기다려 그 후 카메라 쓰기 유효한 이후 픽셀을하는 SRAM을하지만 비트입니다 32 그래서 4 년주기와 FSM이 사이클 4 전 오전 사용에 대한 카운터를 기다립니다 1 일까지의 SRAM을 주소를 증가입니다.제가 문제를 직면하고있어 각각 래치의 변수 주소 이들에게 가치를 정의하기 위해 오전되지 못할 때 이후로 난 카운터 기본 할당하지 내가 할 수있는 또 이들과 가치를하는 경우 명세서 및 케이스 명세서.
내 생각에이 문제를 일으키는 주요이다 어느입니다.제발 좀 도와달라고.
BTW 방법을 만들 수 있습니다. fsdb 당신이 파일에서 언급한 바와 같이.
E
echo47
Guest
당신이 언급한 ""래치.버그를 경우 합성 도구 경고하는 래치 당신은 창조되고있다 아마 코드 한 당신이 아니라 기대에 도착 래치를, 그럼.그것은 문제의 경우 / 경우 기본적으로 / 수 수 관련하여.코드 경우 우리에게 보여줄 수, 아마도 누군가가 그것을 디버깅할 수 있습니다 당신은 도움이됩니다.긴 경우의 그것은, 당신은 할 수 우편 그것은 당신의 메시지에 첨부합니다.
싸이 프레스가 SRAM을 비트 만드는 32 가지 종류의.어느 쪽이 사용하는 당신은?
로하는 등 상용 개발 보드를 사용 자일링스 / Digilent 스파르탄 - 3 스타터 키트?
다른 게있는 또는 합성과 자일링스 이세?
싸이 프레스가 SRAM을 비트 만드는 32 가지 종류의.어느 쪽이 사용하는 당신은?
로하는 등 상용 개발 보드를 사용 자일링스 / Digilent 스파르탄 - 3 스타터 키트?
다른 게있는 또는 합성과 자일링스 이세?
N
neerajgoyal
Guest
네 제가 spartan3의 개발 보드를 사용하고 ISE를 자일링스를 사용하고
이걸로 파일을 첨부했습니다.plz 모습을 가지고.난 파일에서이 counter2 오전에 여전히 래치를 받고.나 또한 최대한 회신이 제발로하면 실수를 어떤 u는 찾으십시오.
고맙습니다
미안하지만, 당신은 첨부 파일이 필요합니다 보려면 로그인을에
이걸로 파일을 첨부했습니다.plz 모습을 가지고.난 파일에서이 counter2 오전에 여전히 래치를 받고.나 또한 최대한 회신이 제발로하면 실수를 어떤 u는 찾으십시오.
고맙습니다
미안하지만, 당신은 첨부 파일이 필요합니다 보려면 로그인을에
E
echo47
Guest
내가 코드를 가지고 공부를 충분히하지,하지만 난 문제의 간단한 몇 가지를 참조하십시오.
항상 @ () cstate
...그럴만도 ...
항상 @ (posedge의 clockmain)
그게 래치를 제거해야합니다,하지만 동작이됩니다 또한 변경할 수 있습니다.
다음 코드는 의심 스러워요.그것으로 쓴 '기계 카운터 상태로 같은 시간'에서.을 내쫓다 래치를 시도하는 동안 그것을 추가 어쩌면 당신.
코드 :
(해당되는 경우 카운터 == 1)
카운터 <= 1;
다른면 (카운터 == 2)
카운터 <= 2;
다른면 (카운터 == 3)
카운터 <= 3;
다른 사람
카운터 <= 4;
항상 @ () cstate
...그럴만도 ...
항상 @ (posedge의 clockmain)
그게 래치를 제거해야합니다,하지만 동작이됩니다 또한 변경할 수 있습니다.
다음 코드는 의심 스러워요.그것으로 쓴 '기계 카운터 상태로 같은 시간'에서.을 내쫓다 래치를 시도하는 동안 그것을 추가 어쩌면 당신.
코드 :
(해당되는 경우 카운터 == 1)
카운터 <= 1;
다른면 (카운터 == 2)
카운터 <= 2;
다른면 (카운터 == 3)
카운터 <= 3;
다른 사람
카운터 <= 4;