S
sweesw
Guest
, 저에게 이유를하지 않는 경우에.
난 더 이상 2 주 specman 지출이 있고 내가 왜 아직도 언어 어차피 죽을 것이다이 공부하고 있을까요?
HVL의 아이디어는 동일합니다 :
1.랜덤 Contrained 자극 세대
2.보도 지원
3.측두엽 어설션
4.데이터 포장 및 점검
다음과 같은 두 가지 기능을 기반으로 testbench 개발 도구와 기능을하지만 HVL 필요합니다 HVL되지 않습니다.
5.다국어 지원 (Verilog, VHDL, 시스템 C)
6.Multisimulator Supoort (노스캐롤라 / XL에, VCS - MX, ModelSim)
난 더 이상 2 주 specman 지출이 있고 내가 왜 아직도 언어 어차피 죽을 것이다이 공부하고 있을까요?
HVL의 아이디어는 동일합니다 :
1.랜덤 Contrained 자극 세대
2.보도 지원
3.측두엽 어설션
4.데이터 포장 및 점검
다음과 같은 두 가지 기능을 기반으로 testbench 개발 도구와 기능을하지만 HVL 필요합니다 HVL되지 않습니다.
5.다국어 지원 (Verilog, VHDL, 시스템 C)
6.Multisimulator Supoort (노스캐롤라 / XL에, VCS - MX, ModelSim)