SOC 발생의 타이밍 위반 문제를 해결하는 방법

V

vlsitechnology

Guest
제가 프로젝트를하고있어 누구나 게시 경로 최적화하고 후 (0,0 전 = (최대 fanout, 최대 캡, 최대 전환)로 총 DRVs도 (98,38,0)와 실제 DRVs가 총 DRVs를 해결하는 방법을 도울 수 , 0) PLZ 나에게는 긴급 잘 신경을 도움
 
일반적으로, 우리는 fanout 위반 관심 없다. 캡 위반, DRV 보고서를 확인 및 GUI에서 캡 위반이있는 핀을 선택합니다. 자,이 높은 캡 핀을 구동하는 인스턴스를 찾습니다. 이 인스턴스를 upsize하려고 및 당신은 어떤 캡 위반 향상을 볼 수 ..
 
이 max_cap 위반을 줄이기 위해 원한다면 당신은 낮은 값으로, 다시 최적화 후, 원래의 값으로 다시 max_tran을 설정하고 DRV 다시 확인 실행 max_tran을 설정할 수 있습니다 ... 그들도 사라지고하거나 크게 감소한다. [크기 = 2] [COLOR = # 999999] 52초 후 추가 : [/ 색상] [/ 크기] 참고, 내가 다시 최적화 말할 때, 당신은 DRV 다시 고치고 실행 의미합니다.
 
하지만이 최대 캡 위반 때문에 어떻게 그런 upsize하고 downsize 수 있습니다 이것은 I / O 패드 거기에있다는 것을 의미하는 외부입니까? [크기 = 2] [COLOR = # 999999] 1 분 후에 추가 : [/ 색상] [/ 크기] 안녕하세요 iwpia하지만 어떻게 낮은 값으로 최대 트랜스를 설정할 수 있습니다? SDC에 bcz 그것은 바로 정의됩니까? 그래서 우리는, 제 말이 맞죠 SDC 파일을 변경할 수없는 이유는 무엇입니까?
 

Welcome to EDABoard.com

Sponsor

Back
Top