Simulink 모델에 10 비트 ADC 도와 줘요

T

timbu007

Guest
친애하는 모든,
내가 Simulink에서 모델을 ADC를 구현하는 10 비트 노력하고 있어요.
언제 (사인 웨이브는 5V 입력 전압의) 범위가 제공하는 얻은 출력의 모든 1 (1111111111).되면 입력 값을 다른 일부는 변경으로 3V 같은 출력 비트는 예상보다 다른 무언가.
계산대로 당 :
스텝 크기 = 0.00489 5V/1023 =.
) 이진 경우 5 1023 (1111111111을 가지고있을
3 바이너리 1001100101 (613)
출력은 3 바이너리 나는 819의 동등한 10 진수 오전 얻는 데 등호 1100110011로.
나 또한 같은 출력을 가지고 제공된 내가 DC를 3 위
제발 올바른 방법에 잘못가는 무엇이
정말 너의 도움이 필요해.
미리 감사드립니다.

 
귀하의 계산이 정확한지, 귀하의 Simulink 모델은 아닙니다.

 
JoannesPaulus 작성 :

귀하의 계산이 정확한지, 귀하의 Simulink 모델은 아닙니다.
 
JoannesPaulus 작성 :

귀하의 계산이 정확한지, 귀하의 Simulink 모델은 아닙니다.
 
난 믿어 이득은 2 추가 될 차단해야합니다 후 출력 직전.

 
JoannesPaulus 작성 :

난 당신의 이익은 2 블록 추가 후에 있어야한다고 판단되는 출력 직전.
 
이해가 정말 안 무엇 correction_error 블록은 않기 때문에 확실히해야 블록은 내가 아는 안 무엇을하는 입력 방법 및 출력 사용 이득하지만 단계를 모두 파이프라인 후 가산기 ().

또한, 가산기하는 최종 사용자 파이프라인 지연에 당신이 회계가?

 
JoannesPaulus 작성 :

난 정말 이해가 안 돼요 당신 correction_error 블록부터 어떻게 입력하는 방법과 출력이 있지만 사용되는 게인 블록은 확실히해야하는지 모르 모든 파이프라인 단계에서 가산기 (후).또한, 당신은 귀하의 최종 가산기에 파이프라인 지연에 대한 회계입니까?
 
의심으로 나는, 당신은 제대로 지연 파이프라인에 대해 그렇지 않은 회계.당신은 각각의 샘플을 정렬해야하는 단계 단계, 즉 두 번째,주기를 지연되고 9 클럭 첫번째 단계는 필요에 따라주기를 클럭 8의 요구에있을 지연 ..., 아홉 번째 단계는 가산기가는 넣습니다.
경우에는 귀하의 당신은 다른 양자화 단계를의 추가입니다.

 
JoannesPaulus 작성 :

내가 뭐랬어, 당신은 파이프라인 지연에 제대로 회계되지 않습니다.
당신은 각 단계의 샘플을 정렬하는 첫 번째 단계는 두 번째 단계는 요구 사항 9 클럭주기를 지연해야합니다 즉, 8 개의 클럭주기를 지연해야 ...
, 아홉 번째 단계는 가산기으로갑니다.

귀하의 경우에는 여러 단계의 양자화 추가됩니다.
 
timbu007 작성 :

당신은 따라 ADC의 비트에 대한 지연 블록을 제공하는, 나 또한 일반적인 용어에은 DAC 즉, 1 단계 (의 잔류 전압의 출력에 대한 합계 블록 후 지연을 제공해야 할 말)를위한 입력 전압 역할을 의미 2 단계는 또한 지연 시간과 지연 9,8,7 개까지 1주기 ... 오른쪽 측면에서 제공되어야하는가? 제발 올바른 제가 잘못 이해하는 경우.
 
JoannesPaulus 작성 :timbu007 작성 :

당신은 따라 ADC의 비트에 대한 지연 블록을 제공하는, 나 또한 일반적인 용어에은 DAC 즉, 1 단계 (의 잔류 전압의 출력에 대한 합계 블록 후 지연을 제공해야 할 말)를위한 입력 전압 역할을 의미 2 단계는 또한 지연 시간과 지연 9,8,7 개까지 1주기 ... 오른쪽 측면에서 제공되어야하는가? 제발 올바른 제가 잘못 이해하는 경우.
 
timbu007 작성 :

XOR은 필수가 차단 아니면 직접 D1에와 D0 비교기에서 가져온 수있는가?
 
JoannesPaulus 작성 :timbu007 작성 :

XOR은 필수가 차단 아니면 직접 D1에와 D0 비교기에서 가져온 수있는가?
 
JoannesPaulus 작성 :timbu007 작성 :

XOR은 필수가 차단 아니면 직접 D1에와 D0 비교기에서 가져온 수있는가?
 
설계 시간을 좀 지출 후, 나는 깨달 포럼이 누군가가 그것이었다 기반이에서 제공되는 한 (시간 전 일부).제발, 디자인을 반대하여 확인하시기 바랍니다.
미안하지만, 당신은 첨부 파일이 필요합니다 보려면 로그인을에

 
JoannesPaulus 작성 :

당신의 디자인에서 약간의 시간을 보낸 후, 나는 그것이 한 (사람이이 포럼에서 제공 기반 깨달았 전 시간).
제발 반대 디자인을 확인하세요.
 
JoannesPaulus 작성 :

나는 본격적인 10, 아니 5 믿습니다.
 

Welcome to EDABoard.com

Sponsor

Back
Top