T
tuntable
Guest
안녕하세요.
내가 읽고, ADVANCED ASIC의 칩 합성 '예약 끝 부분을'
제가 질문이 몇 가지.
과정에서 게시물 역에, 왜 아래 옵션가 필요하십니까?
set_wire_load_model,
set_wire_load_mode.
우리는 스크립트를 작성 실제 RC 지연 값 게시물 역의.
내가 생각 set_wire_load_mode, 그것은 대신 set_wire_load_model.
내 생각엔 당신의 희망.
감사합니다.
내가 읽고, ADVANCED ASIC의 칩 합성 '예약 끝 부분을'
제가 질문이 몇 가지.
과정에서 게시물 역에, 왜 아래 옵션가 필요하십니까?
set_wire_load_model,
set_wire_load_mode.
우리는 스크립트를 작성 실제 RC 지연 값 게시물 역의.
내가 생각 set_wire_load_mode, 그것은 대신 set_wire_load_model.
내 생각엔 당신의 희망.
감사합니다.