) rtus 버전 사용시> 프로젝트의 크기 차이가있는 동안 다른 얘길하는 (?

[sicheng163]

안녕하세요,

난, Verilog 코드 같은 QuartusII 다른 버전을 테스트 중
합성 후, 5.1, 낙찰 레를 사용
8.0 레를 사용하여 40K
9.1 레를 사용하여 50,000 달러
누구든지 differencies 알고 왜 많은 거기 그래서?
정상이게?
differencies는 용납할 수 없습니다 이렇게!

 

[Guest]

[No message]

 

[vipinlal]

내가 생각하는 버전 모두를위한 FPGA를 칩) (장치를 당신이 동일해야합니다 사용하여 선택한 장치 differently.Please 가족을 위해 당신이 그 전에 합성.
또한이 칩은 다른 설정 (합성 옵션) 한때 (시위한 FPGA)에 구현된 코드가있다 rtus 당신의 방법을 변경할 수 있습니다.그래서 동일하게되었는지 그 모든 설정 등.

- vipin
http://vhdlguru.blogspot.com/

 

[fvm]

결과가 실제로 제대로 작동 합성 하나 흥미로운 질문은 다른 경우.

덧글으로서 일반.기본 설정은 합성 버전 Q.uartus의 사이가 변경되었습니다.관찰 리소스 활용도가 요구 사항을 수정해야합니다 꼭 그렇지는 않아 뜻.만약 리소스가 부족합니다 변경될 수 있습니다 최적화.