RC 부비동 발전기 문제가 ...

[johnymo]

안녕하세요, 제가오나 1Hz와 20kHz 사이에서 작동합니다 빈의 약도와 증폭기, 기반 제 부비동 발전기에 문제가있어, 나는 최선을 다했는데, 나는 총 Haramonic Disortion을해야합니다

 

[LvW]

[인용 = johnymo] 안녕, 난오나 1Hz와 20kHz 사이에서 작동합니다 빈의 약도와 증폭기, 기반 제 부비동 발전기에 문제가있어, 나는 최선을 다했는데, 나는 총 Haramonic Disortion을해야합니다

 

[FvM]

FET 전압이 비교적 낮다하더라도 그것은 선형화를 생략하는 좋은 생각하지 않습니다. 심지어 고조파 그때 확실히 높아집니다. 나는 정류기 필터가 각각 조정된 경우 회로가 선형화와 PSPICE 푸리에 분석에 따라 아래의 THD 0.1 %를 달성하고 수, 발견했습니다. 1 : 왜곡의 정확한 측정을 방지하여 시뮬레이션 설정과 함께하지만 몇 가지 문제가 있습니다. 당신은 전압 파형에서 볼 수 있듯이, timestep가 피하기 위해 훨씬 작아야합니다 의사 부족 파형 샘플 왜곡. 10 20 우리 의미 출발점 수 있습니다. 2. PSPICE 푸리에 분석 옵션은 분명히 정확한 기본 주파수가, 그렇지 않으면 간격 경계에서 불연속의 왜곡이 발생할 수 있습니다 예상하고있다. 실제 신호 주파수 대한 근본적인 푸리에의 미세 조정을 시도합니다.

 

[LvW]

[인용 = FvM] FET 전압이 다소 낮은 있지만 나는, 그것은 선형화를 생략하는 좋은 생각하지 않습니다. 심지어 고조파 그때 확실히 높아집니다. 나는 선형화와 회로가 PSPICE 푸리에 분석에 따라 아래의 THD 0.1 %를 달성할 수있는 것을 발견하고 정류기 필터는 각각 조정있다면 ............. .............. [/ 인용] 나는 "선형화"경로의 개선이라고 생각 없는 (때문에 이미 인해 낮은 DS 전압에 상당히 직선되는 FET의 전달 곡선의) 선형화 효과로 인해 . 따라서하고, THD하기 위해 기여 - 오히려 전체 저항 FET의 기여 때문에 피드백 작은 있기 때문에 개선이 있습니다. . 이것은 다음과 같은 실험에 의해 prooved 수 있습니다. 1) FET 2 D와 G 사이의 100K 피드백 저항을 제거) 300 ohms 저항 (FET 혼자와 드레인 - 소스 경로를 shunting하여 FET 저항의 기여를 줄입니다 ) 응용 프로그램. 400 ohms있다 3.) Correspondingly 2.2k에서 2,4 K.으로 FET 위에 저항을 증가 4.) 그 결과로 THD 따라서, 우리는 애플 리케이션에서 sinewave을 가지고 또한 0.1 % 아래에있을 것입니다. THD와 3.4 kHz에서