programm 도움 거래 날에

[magma1981]

내가 DDS programm 대해어요

모듈 dds7 (구단, sinout 컴퓨터, CLK, rstn, 밖으로, cosout);
출력 cosout [7시]에 sinout을;
출력이 좀 [9시];
입력 구단의 [9시]; / / 구단이 주파수이다.제어 단어
입력은 PC를 [7시]; / / PC의 단어입니다 위상 제어
입력 CLK, rstn;

cosout, 레지 [이 7시] sinout을;
[교체 9시] acc0, acc1, ACC2, acc5;
temp1을, 레지 [이 7시] acc3, acc4, acc6, acc7, 온도;
spipe1, 레지 [이 0시] MSB가, smsb, spipe;
cpipe1, 레지 [이 0시] cmsb, csmsb, cpipe;

항상 @ (posedge CLK)
시작
(있다면! rstn)
시작
acc0 <= 10'b0000000000;
acc1 <= 10'b0000000000;
ACC2 <= 10'b0000000000;
acc3 <= 8'b00000000;
acc6 <= 8'b00000000;
MSB가 <= 1'b0;
smsb <= 1'b0;
cmsb <= 1'b0;
csmsb <= 1'b0;
spipe <= 1'b0;
cpipe <= 1'b0;
spipe1 <= 1'b0;
cpipe1 <= 1'b0;
끝
다른 사람
시작
acc0 <= acc1 축구단;
acc1 <= acc0;
ACC2 <= acc1 PC를;
acc5 <= ACC2 256;
acc6 <= acc5 [7시];
acc3 <= ACC2 [7시];
spipe <= ACC2 [9];
spipe1 <= spipe; / / 완료 파이프라인
MSB가 <= spipe1;
smsb <= ACC2 [8];
cpipe <= acc5 [9];
cpipe1 <= cpipe;
cmsb <= cpipe1;
csmsb <= acc5 [8];
끝
끝

항상 @ (posedge CLK)
시작
면 (smsb)
시작
)하면 ((ACC2 == 256) | | (ACC2 == 768)
시작
acc4 <= ~ acc3;
끝
다른 사람
시작
acc4 <= ~ acc3 1;
끝
끝
다른 사람
시작
acc4 <= acc3;
끝
면 (MSB가)
시작
sinout의 <= ~ 임시직 1;
끝
다른 사람
시작
sinout의 <= 온도;
끝
면 (csmsb)
시작
)하면 ((acc5 == 256) | | (acc5 == 768)
시작
acc7 <= ~ acc6;
끝
다른 사람
시작
acc7 <= ~ acc6 1;
끝
끝
다른 사람
시작
acc7 <= acc6;
끝
면 (cmsb)
시작
cosout의 <= ~ temp1 1;
끝
다른 사람
시작
cosout의 <= temp1;
끝
끝

romsin의 죄를 (. 주소 (acc4),. inclock (CLK),. q를 (임시));
romsin의 뼈가 (. 주소 (acc7),. inclock (CLK),. 질문 (temp1));
endmodule

의 rom은 숫자가 있었어요 2 ^ 8, 약 1 / 4 사인

사인 데이터는 pi/1024 *이 돌아왔다하여 MATLAB 엑스 = 0시 2분 * pi/1024 : 2 * 255;
y를 = 라운드 (죄악 (x)를 * 127)

발견했을 때 시뮬레이션 파형, 나는 그것에 다닐 사인파 출력은 127127 수 있었 내해야하는 ACC2가; 때 ACC2가 768 있었 또는 256과 동일 평등, 256-127 출력의 사인이고 0,하지만 필요한 건 뭐 ;

즉, 우리와 함께 probloms가 거기 좀 말을 programm지만, 문제와 모르는 거래 방법

plz.아주 많은 도움 감사 날,

 

[echo47]

수 할 제발 무엇을 설명하려고하는 모든 코드는?DDS가 정상적으로 모듈 레이션과 위상 조회 코드 테이블의 몇 라인이 하나 어큐뮤레이터를 플러스.정렬 이렇게 :
코드 :

모듈 맨 (CLK, 재설정, 구단, 컴퓨터, sinout, cosout);

입력 CLK, 재설정;

입력 9시]을 구단, PC에 [;

9시] acc0, 위상 [교체;

7시] 속죄 [0:255] [교체, 왜냐하면 0:255]에; / /이 어떤 식으로든 초기화

출력 7시] sinout [교체, cosout;항상 @ (posedge CLK) 시작

acc0 <= 재설정?
0 : acc0 축구단;

위상 <= acc0 PC를;

sinout의 <이 = 속죄 [단계는 9시 2분]]에;

cosout의 <= 왜냐하면 [단계 9시 2분]]에;

끝

endmodule

 

[nand_gates]

이 작품에 있는지 확인하십시오!
희망이 도움이!

코드 :

모듈 dds7 (구단, CLK, rstn, sinout PC를, 밖으로, cosout);

출력 8시]에 sinout을 cosout [;

출력 9시] 아웃 [;

입력 9시] 구단의 [; / / 구단이 주파수이다.
제어 단어

입력 7시] PC를 [; / / PC의 위상 제어 단어입니다

입력 CLK, rstn;8시] sinout를 cosout [교체;

[교체 9시] acc0, acc1, ACC2, acc5;

[교체 7시] acc3, acc4, acc6, acc7;

와이어 7시] 온도, temp1 [;

0시] MSB가, smsb, spipe, spipe1 [교체;

0시] cmsb, csmsb, cpipe, cpipe1 [교체;항상 @ (posedge CLK) 시작

시작 (해당되는 경우! rstn)

acc0 <= 10'b0000000000;

acc1 <= 10'b0000000000;

ACC2 <= 10'b0000000000;

acc3 <= 8'b00000000;

acc6 <= 8'b00000000;

MSB가 <= 1'b0;

smsb <= 1'b0;

cmsb <= 1'b0;

csmsb <= 1'b0;

spipe <= 1'b0;

cpipe <= 1'b0;

spipe1 <= 1'b0;

cpipe1 <= 1'b0;

결국 다른 시작

acc0 <= acc1 축구단;

acc1 <= acc0;

ACC2 <= acc1 PC를;

acc5 <= ACC2 256;

acc6 <= acc5 [7시];

acc3 <= ACC2 [7시];

spipe <= ACC2 [9];

spipe1 <= spipe; / / 완료 파이프라인

MSB가 <= spipe1;

smsb <= ACC2 [8];

cpipe <= acc5 [9];

cpipe1 <= cpipe;

cmsb <= cpipe1;

csmsb <= acc5 [8];

끝

끝 / / 항상이 @은 (는 posedge CLK)항상 @ (posedge CLK) 시작

(smsb / * ACC2 [8] *면 /)

acc4 <= ~ acc3;

다른 사람

acc4 <= acc3;(spipe / * ACC2 [9] *면 /)

sinout의 <= ~ 임시직 1;

다른 사람

sinout의 <= 온도;(csmsb / * acc5 [8] *면 /)

acc7 <= ~ acc6;

다른 사람

acc7 <= acc6;(cpipe / * acc5 [9] *면 /)

cosout의 <= ~ temp1 1;

다른 사람

cosout의 <= temp1;

끝 / / 항상이 @은 (는 posedge CLK)

romsin의 죄를 (. 주소 (acc4),. inclock (CLK),. q를 (임시));

romsin의 뼈가 (. 주소 (acc7),. inclock (CLK),. 질문 (temp1));

endmodule / / dds7

 

[Guest]

[No message]

 

[magma1981]

정말 감사합니다

nand_gates 항목 : 하시다면 맞아, 괜찮아요!감사합니다!등록일 분 후에 26 :echo47로 : 나는 오전에 대해 유감, 왜냐면 난 영어 최신 나의 좋은 아니라

난하지만 규칙을 알고 안 사실 난 지금 내 자신을 개선입니다.하시다면 주셔서 감사합니다 조언!