-"PLL을 활성 루프 필터

F

fnx7

Guest
난 어떻게의 PLL 회로의 활성 루프 필터를 구축했는데."와 PLL은 칩 connecte의 CP 핀 "OP를했다.왜??올린날짜 5 시간 18 분 후 :이미지를 참조하시기 바랍니다
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
fnx7 썼습니다 :

난 어떻게의 PLL 회로의 활성 루프 필터를 구축했는데.
"와 PLL은 칩 connecte의 CP 핀 "OP를했다.
왜??

 
때 앰프를 직접 입력합니다 추가
당신이 더 많은 이득이
Noninvert G 조 = 1 R2/R1
반전 G 조 =- R2/R1
infite입니다 또한 임피던스!

 
그 모든 좋은 이유가있습니다.그러나 근본적인 이유는 입력하면 그 중 하나를 선택할 수 있는데, 선택할 수있습니다 VCO가의 조정에 따라 경사면에서 사용 또는 - 입력.많은 VCOs 더 높은 주파수에서 더 많은 조정 전압을 긍정적인 조정갑니다.그래서 긍정적인 튜닝 슬로프 VCOs에 대한 긍정적인 Op 앰프 회로를 겪고 싶지 보통 (항상은 아니지만) 칩 PLL을 설정할 수있습니다.일부 VCOs 더 높은 주파수에서 더 많은 부정적인 일이 튜닝 전압을 반대로 누른 사실이 될 튜닝.만약 당신이 컨트롤 루프는 일하고 싶어하는 다른 말로하면, 그것을 부정적인 피드백 "에 대한"를 설정할 수있다 - 그래서 그 단계에서 오류가 발생 전압 감지기가 음악을 틀어 방향 VCO는 그 해결 나오는 설정입니다 위상 오류입니다.

2 차 효과와 마찬가지로, Op 앰프에 직접 연결하고 싶지 않을 수도 터미널을 경우에는 기회가 최대 입력 차동 volatge 초과 될 수있습니다.작전 - 27 전용 스탠드 수있습니다 / -0.7 V 입력 차동 전압 최대, 그리고 그 수도 과부하 또는 손상, Op 앰프에 간다.만약 당신이 그 가능성을했다 핀 일련의 전류 제한 저항을 원하는 것이다.

리치
www.MaguffinMicrowave.com

 
네, 아주 좋아!

회로를 하나 추가 코멘트 : 더 적극적인 부분에서 마지막 단계 R3_C3 통합하지 않을까요 (실제 활성 필터를 설계 예!).
회로 R3_C3 로우 패스 표시된 VCO는 입력 주파수에 의해 그 극의 영향을받습니다로드됩니다!

 
행운을 가리 킵니다.그것은 개인적인 취향의 문제입니다.이 specfic crcuit에서 어디를 C1, C2, 그리고 R1 양식을 지배 기둥 및 제어 루프의 맨 앞에 0을, 당신은 쉽게 Op 앰프 회로를 자체는 더 높은 주파수 로우 패스 flter하게 될 수있습니다.하지만 하나의 중요한 안전 기능을 잃을 것이라고 - Op 앰프의 출력 전압 스윙.전까지는 PLL은 잠겨있을 VCO는 전압 조정 retunes 고유의 또는 임시 상황 (파워 서플라이 시퀀싱, 등) Op 앰프 출력에 잠시 5 이상 -5 이상 어떤 전압에서 끝날 수에 따라.이것은 VCO를 버랙터 다이오드의 폭파에 대한 가능성이있다.엄지손가락의 규칙으로서, 난 항상 넣어주고 VCO는 이런 이유로 포트 튜닝 Op 앰프 출력과 사이에 100 옴 저항을 최소한 시리즈이다.그리고 만약 내가, 내가뿐만 아니라 실제로 VCO는 오른쪽에 위치한 넣어, mght 및 션트 커패시터를 추가하면 그 길잃은 보드 노이즈 유지하는 데 도움이 로우 패스 양식에 어떻게 하겠어 (DIGTAL 등)에 의해 데리러 올거에서 높은 임피던스 VCO를 조정하는 포트.

만약 단일 칩했지만, 그건 문제가되지 않을 것이다.하지만 디스크 리트 부품 - 최상의 안전됩니다.

그리고 일반적으로 칩 커패시터 VCO는 회로의 내부 션트 capacitances 밖으로 조정하는 포트를 입력 습지에서 사용되는 것들을 좀 더 예측할 수 단위에서 단위로 동작합니다.리치
www.MaguffinMicrowave.com

 
감사합니다.

날 장점과 종류와 이러한 유형의 단점을 말씀해 주시겠습니까?
제발 이미지 다음을 참조하십시오.
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top